| 主权项 |
1.一种半导体晶片,包含:一半导体层,该半导体层包含一第一导电类型之第一导电区、及一第二导电类型之第二导电区;在该半导体层上的一介质层;以及在该介质层上且在该第一导电区与该第二导电区间之一导电层,该导电层具有该第一导电类型之一第一区、及该第二导电类型之一第二区,该第一区系邻近该第一导电区,且该第二区系邻近该第二导电区。2.如申请专利范围第1项之半导体晶片,其中该第一区系在电气上与该第二区短路。3.如申请专利范围第1项之半导体晶片,进一步包含在该导电层的各侧壁上之介质间隔物。4.如申请专利范围第3项之半导体晶片,其中该第一导电区及该第二导电区分别沿着一端设有一沟渠。5.如申请专利范围第4项之半导体晶片,其中该半导体层是一矽层,且该导电层是多晶矽。6.如申请专利范围第5项之半导体晶片,其中该矽层是一矽晶圆。7.如申请专利范围第6项之半导体晶片,其中该第一导电区及该第二导电区分别包含至少两个掺杂区,该等至少两个掺杂区的一第一掺杂区被掺杂到低于该等至少两个掺杂区的一第二掺杂区掺杂剂浓度之一掺杂剂浓度。8.如申请专利范围第7项之半导体晶片,其中该第一掺杂区系介于该第二掺杂区与该多晶矽层之间。9.如申请专利范围第7项之半导体晶片,其中该等至少两个掺杂区是三个掺杂区,该第一掺杂区被掺杂到低于该等三个掺杂区中的其他两个掺杂区掺杂剂浓度之一掺杂剂浓度。10.如申请专利范围第9项之半导体晶片,其中该第一掺杂区系介于其他两个掺杂区之间。11.如申请专利范围第5项之半导体晶片,其中该矽层是一绝缘层。12.如申请专利范围第11项之半导体晶片,其中该第一导电区及该第二导电区分别包含至少两个掺杂区,该等至少两个掺杂区的一第一掺杂区被掺杂到低于该等至少两个掺杂区的一第二掺杂区掺杂剂浓度之一掺杂剂浓度。13.如申请专利范围第12项之半导体晶片,其中该第一掺杂区系介于该第二掺杂区与该多晶矽层之间。14.如申请专利范围第12项之半导体晶片,其中该等至少两个掺杂区是三个掺杂区,该第一掺杂区被掺杂到低于该等三个掺杂区中的其他两个掺杂区掺杂剂浓度之一掺杂剂浓度。15.如申请专利范围第14项之半导体晶片,其中该第一掺杂区系介于其他两个掺杂区之间。16.一种形成一半导体二极体之方法,该方法包含下列步骤:(a)在一半导体基材的表面中形成若干沟渠;(b)在该表面上形成一闸极介质层;(c)在该介质层上且于一对该等沟渠之间形成一闸极;(d)将一第一掺杂剂类型植入该闸极及该表面的一第一部分,且系植入该对沟渠中之一沟渠与该第一部分之间;以及(e)将一第二掺杂剂类型植入该闸极及该表面的一第二部分,且系植入该对沟渠中之另一沟渠与该第二部分之间。17.如申请专利范围第16项之方法,其中该半导体是矽,该闸极是多晶矽,该方法进一步包含下列步骤:(f)在该闸极层上形成一矽化物。18.如申请专利范围第16项之方法,其中该半导体是矽,该闸极是多晶矽,且植入第一掺杂剂类型之该步骤(d)进一步包含下列步骤:以一第一掺杂剂浓度植入该第一部分的闸极及该表面;以及以一第二掺杂剂浓度植入一部分的该表面,且系植入该一个沟渠与该第一部分之间。19.如申请专利范围第18项之方法,其中植入第二掺杂剂类型之该步骤(e)进一步包含下列步骤:以一第一掺杂剂浓度植入该第二部分的闸极及该表面;以及以一第二掺杂剂浓度植入一部分的该表面,且系植入另一沟渠与该第二部分之间。图式简单说明:第一图A-第一图B是一习用技术二极体结构之横断面图;第二图是一块状基材上的一空乏多晶矽二极体结构之横断面图;第三图A是一较佳实施例二极体之C-V曲线;第三图B是该习用技术二极体的一典型状态之C-V曲线;第四图是一SOI晶圆上的一空乏多晶矽二极体结构之横断面图;第五图是一块状晶圆上具有整合源极/汲极植入区的一空乏多晶矽二极体结构之横断面图;第六图是一块状晶圆上具有混合光阻边缘植入区的一空乏多晶矽二极体结构之横断面图;第七图是一SOI晶圆上具有混合光阻边缘植入区的一空乏多晶矽二极体结构之横断面图;第八图A-第八图D示出于形成第二图及第四图所示的较佳实施例二极体之各步骤;第九图A-第九图D示出于形成第五图所示的较佳实施例二极体之各步骤;第十图A-第十图D示出于形成第六图所示的较佳实施例二极体之各步骤;第十一图A-第十一图E示出于形成第七图所示的较佳实施例二极体之各步骤;以及第十二图A-第十二图C示出用于较佳实施例的轻度掺杂多晶矽闸极结构矽二极体之电路示意符号。 |
