| 主权项 |
1.一种半导体基底上之半导体积体电路的晶片布 局,包括: 复数个电路方块,包括复数个第一电路方块与复数 个第二电路方块位于该半导体基底上; 复数个电源供应焊垫,包括复数个第一电源供应焊 垫与复数个第二电源供应焊垫; 复数个接地焊垫,包括复数个第一接地焊垫与复数 个第二接地焊垫; 复数个电源供应导线,包括一第一电源供应导线与 一第二电源供应导线,该第一电源供应导线形成于 该些第一电路方块上并且与该些第一电源供应焊 垫耦接,该第二电源供应导线形成于该些第二电路 方块上并且与该些第二电源供应焊垫耦接,其中该 第二电源供应导线系唯一形成于该些第二电路方 块上;以及 复数个接地导线,包括一第一接地导线与一第二接 地导线,该第一接地导线形成于该些第一电路方块 上并且与该些第一接地焊垫,该第二接地导线形成 于该些第二电路方块上并且与该些第二接地焊垫 。2.一种半导体基底上之半导体积体电路的晶片 布局,包括: 复数个电路方块,包括复数个第一电路方块与复数 个第二电路方块位于该半导体基底上; 复数个电源供应焊垫,包括复数个第一电源供应焊 垫与复数个第二电源供应焊垫; 复数个接地焊垫,包括复数个第一接地焊垫与复数 个第二接地焊垫; 复数个电源供应导线,包括一第一电源供应导线与 一第二电源供应导线,该第一电源供应导线形成于 该些第一电路方块上并且与该些第一电源供应焊 垫耦接,该第二电源供应导线形成于该些第二电路 方块上并且与该些第二电源供应焊垫耦接,其中该 第二电源供应导线并未连接到该晶片布局之任一 其他电源供应导线;以及 复数个接地导线,包括一第一接地导线与一第二接 地导线,该第一接地导线形成于该些第一电路方块 上并且与该些第一接地焊垫,该第二接地导线形成 于该些第二电路方块上并且与该些第二接地焊垫 。3.一种半导体基底上之半导体积体电路的晶片 布局,包括: 复数个电路方块,包括复数个第一电路方块与复数 个第二电路方块位于该半导体基底上; 复数个电源供应焊垫,包括复数个第一电源供应焊 垫与复数个第二电源供应焊垫; 复数个接地焊垫,包括复数个第一接地焊垫与复数 个第二接地焊垫; 复数个电源供应导线,包括一第一电源供应导线与 一第二电源供应导线,该第一电源供应导线形成于 该些第一电路方块上并且与该些第一电源供应焊 垫耦接,该第二电源供应导线形成于该些第二电路 方块上并且与该些第二电源供应焊垫耦接,其中该 些电源供应导线包括一第三电源供应导线,其连接 到该第二电源供应导线,该些接地导线包括一第三 接地导线,其连接到该第二接地导线,该第三导线 与该第三电源供应导线系形成一环状围绕于该些 第二电路方块;以及 复数个接地导线,包括一第一接地导线与一第二接 地导线,该第一接地导线形成于该些第一电路方块 上并且与该些第一接地焊垫,该第二接地导线形成 于该些第二电路方块上并且与该些第二接地焊垫 。4.一种半导体基底上之积体电路,其具有一晶片 布局,其中该晶片布局包括: 复数个电路方块,包括复数个第一电路方块与复数 个第二电路方块位于该半导体基底上; 复数个电源供应焊垫,包括复数个第一电源供应焊 垫与复数个第二电源供应焊垫; 复数个接地焊垫,包括复数个第一接地焊垫与复数 个第二接地焊垫; 复数个电源供应导线,包括一第一电源供应导线与 一第二电源供应导线,该第一电源供应导线形成于 该些第一电路方块上并且与该些第一电源供应焊 垫耦接,该第二电源供应导线形成于该些第二电路 方块上并且与该些第二电源供应焊垫耦接,其中该 晶片布局之该第二电源供应导线系唯一形成于该 些第二电路方块上;以及 复数个接地导线,包括一第一接地导线与一第二接 地导线,该第一接地导线形成于该些第一电路方块 上并且与该些第一接地焊垫,该第二接地导线形成 于该些第二电路方块上并且与该些第二接地焊垫 。5.如申请专利范围第4项所述之积体电路,更包括 一电源装置,用以提供电源给该些电路方块至各该 些电源供应焊垫。6.一种半导体基底上之积体电 路,其具有一晶片布局,其中该晶片布局包括: 复数个电路方块,包括复数个第一电路方块与复数 个第二电路方块位于该半导体基底上; 复数个电源供应焊垫,包括复数个第一电源供应焊 垫与复数个第二电源供应焊垫; 复数个接地焊垫,包括复数个第一接地焊垫与复数 个第二接地焊垫; 复数个电源供应导线,包括一第一电源供应导线与 一第二电源供应导线,该第一电源供应导线形成于 该些第一电路方块上并且与该些第一电源供应焊 垫耦接,该第二电源供应导线形成于该些第二电路 方块上并且与该些第二电源供应焊垫耦接,其中该 晶片布局之该第二电源供应导线并未连接到该晶 片布局之任一其他电源供应导线;以及7.一种半导 体基底上之积体电路,其具有一晶片布局,其中该 晶片布局包括: 复数个电路方块,包括复数个第一电路方块与复数 个第二电路方块位于该半导体基底上; 复数个电源供应焊垫,包括复数个第一电源供应焊 垫与复数个第二电源供应焊垫; 复数个接地焊垫,包括复数个第一接地焊垫与复数 个第二接地焊垫;以及 复数个电源供应导线,包括一第一电源供应导线与 一第二电源供应导线,该第一电源供应导线形成于 该些第一电路方块上并且与该些第一电源供应焊 垫耦接,该第二电源供应导线形成于该些第二电路 方块上并且与该些第二电源供应焊垫耦接,其中该 些电源供应导线包括一第三电源供应导线,其连接 到该第二电源供应导线,该些接地导线包括一第三 接地导线,其连接到该第二接地导线,该第三导线 与该第三电源供应导线系形成一环状围绕于该些 第二电路方块。8.如申请专利范围第7项所述之积 体电路,更包括一电源装置,用以提供电源给该些 电路方块至各该些电源供应焊垫。9.如申请专利 范围第6项所述之积体电路,更包括一电源装置,用 以提供电源给该些电路方块至各该些电源供应焊 垫。图式简单说明: 第一图绘示系依照本发明之第一较佳实施例,半导 体积体电路晶片布局的平面俯视图。 第二图绘示系依照第一图中,线段A-B的剖面绘示图 。 第三图绘示系依照第一图中,线段A-B的另一个剖面 绘示图。 第四图绘示系依照第一图中,线段C-D的剖面绘示图 。 第五图绘示系依照第一图中,线段C-D的另一个剖面 绘示图。 第六图绘示系为半导体积体电路的设计支援系统 区块图。 第七图绘示系为晶片设计的操作流程图。 第八图绘示系依照本发明之第二较佳实施例,半导 体积体电路晶片布局的平面俯视图。 第九图绘示系依照本发明之第三较佳实施例,半导 体积体电路晶片布局的平面俯视图。 |
