| 主权项 |
1.一种用于一记忆元件之一内置式自行测试电路, 其包括: 一第一有限状态器,用以将一输入测试运算转换成 一序列的巨指令; 一第二有限状态器,用以将该序列的每一巨指令转 译为一序列的单一热码的一测试模式; 一先进先出暂存器,做为置于该第一与该第二有限 状态器之间之一同步缓冲器; 一编码器,用于将该序列的单一热码测试模式之复 数个单一热码,变换为该记忆元件所定义之编码; 一输出缓冲器,做为置于该内置式自行测试电路与 该记忆元件之间的一缓冲器; 一延迟缓冲器,用于延迟一预期记忆体回应;以及 一比较器,用以比对由该记忆元件输出之一回应与 该延迟缓冲器所提供之该预期记忆体回应,以决定 该记忆元件之功能是否正常。2.如申请专利范围 第1项所述之一种用于一记忆元件之一内置式自行 测试电路,其中该记忆元件包括一动态随机存取记 忆体。3.如申请专利范围第1项所述之一种用于一 记忆元件之一内置式自行测试电路,其中该序列的 巨指令系依据该记忆元件所定义之一序列的记忆 体指令所定义。4.如申请专利范围第1项所述之一 种用于一记忆元件之一内置式自行测试电路,更包 括一多工器置于该内置式自行测试电路与记忆元 件之间。5.如申请专利范围第1项所述之一种用于 一记忆元件之一内置式自行测试电路,其中该延迟 缓冲器包括一先进先出暂存器。6.一种用于一动 态随机存取记忆体之一内置式自行测试电路,其包 括: 一产生器,用以接收一测试运算并产生一序列的巨 指令; 一调度装置,用以将该序列的每一巨指令转译为一 序列的测试模式; 一伫列器,系置于该产生器与该调度装置之间,基 于一主从同步机制,进行一闩锁并前移相关之操作 ,当该调度装置主张一讯号“next"时,则进行一前移 操作,并闩锁住由该产生器于同一时钟周期所产生 之一新的巨指令,而当取消讯号“next"时,则不进行 任何动作; 一编码器,用于将该序列的测试模式之复数个单一 热码,变换为该动态随机存取记忆体所定义之二进 位码; 一内置式自行测试输出缓冲器,做为该二进位码的 缓冲器,并将该二进位码输入该动态随机存取记忆 体以进行测试; 一延迟缓冲器,用于延迟根据该些测试模式之一预 期动态随机存取记忆体回应;以及 一比较器,用以比对由该动态随机存取记忆体之输 出回应与该延迟缓冲器所提供之该预期动态随机 存取记忆体回应。7.如申请专利范围第6项所述之 用于一动态随机存取记忆体之一内置式自行测试 电路,其中该序列的巨指令系由依据该动态随机存 取记忆体定义之一序列的记忆体指令所定义。8. 如申请专利范围第6项所述之用于一动态随机存取 记忆体之一内置式自行测试电路,其中该序列的单 一热码系用以将产生器与调度装置之状态译成编 码。9.如申请专利范围第6项所述之用于一动态随 机存取记忆体之一内置式自行测试电路,其中该序 列的单一热码系用以将产生器与调度装置之输出 译成编码。10.如申请专利范围第6项所述之用于一 动态随机存取记忆体之一内置式自行测试电路,其 中该产生器、该伫列器、该调度装置以及该编码 器组成一三阶段管线。11.如申请专利范围第6项所 述之用于一动态随机存取记忆体之一内置式自行 测试电路,其中该产生器系为一二周期路径元件, 或是于每两时钟周期产生一巨指令。12.如申请专 利范围第6项所述之用于一动态随机存取记忆体之 一内置式自行测试电路,其中该主从同步器系用于 连续时钟周期间,在不产生该些巨指令下,以设计 调度装置。13.一种以一内置式自行测试电路测试 记忆元件的方法,其包括: 将一测试运算转译一序列的巨指令,其中该序列的 巨指令系以该记忆元件所定义之复数个记忆体指 令为依据; 将该些巨指令转译为一序列的单一热码的一测试 模式,其中该序列的单一热码的该测试模式包括资 料、位址以及指令; 将该测试模式的该些单一热编码编码转译为复数 个二进位码,其中该些二进位码取决于记忆元件, 并用以对记忆元件进行一测试步骤; 延迟一预期记忆体回应,其相当于由记忆元件所决 定之一CAS延迟;以及 于测试该记忆元件之后,比对该预期记忆体回应与 一记忆元件输出回应,以决定该记忆元件之功能是 否正常。14.如申请专利范围第13项所述之一种以 一内置式自行测试电路测试记忆元件的方法,其中 该序列的巨指令系由一产生器所生产。15.如申请 专利范围第14项所述之一种以一内置式自行测试 电路测试记忆元件的方法,其中将该序列的巨指令 转译为该序列的单一热编码的该测试模式,系以一 调度装置进行。16.如申请专利范围第15项所述之 一种以一内置式自行测试电路测试记忆元件的方 法,其中该产生器与该调度装置之间,系以一伫列 器利用一主从同步器进行讯息传递。17.如申请专 利范围第15项所述之一种以一内置式自行测试电 路测试记忆元件的方法,其中该产生器、该调度装 置以及用以进行编码步骤之一编码器,构成一三阶 段管线。18.如申请专利范围第16项所述之一种以 一内置式自行测试电路测试记忆元件的方法,其中 以该调度装置为主,用以控制该伫列器,并且以该 产生器为辅。19.如申请专利范围第13项所述之一 种以一内置式自行测试电路测试记忆元件的方法, 其中该记忆元件包括一动态随机存取记忆体。20. 如申请专利范围第13项所述之一种以一内置式自 行测试电路测试记忆元件的方法,其中,当该预期 记忆体回应与该记忆元件输出回应相同时,则该记 忆元件为通过,当该预期记忆体回应与该记忆元件 输出回应相异时,则记忆元件为故障。图式简单说 明: 第一图系显示于第一有限状态器中,一前进运算的 一状态转移图表; 第二图(a)系显示第二有限状态器之一状态转移表, 其中,每一节点为一附属器; 第二图(b)系显示关于READ_A_ROW 、WRITE_A_ROW以及RWR_A_ROW的巨指令之附属器; 第三图系显示根据本发明较佳实施例之一内置式 自行测试电路的区块图表;以及 第四图系显示介于第一与第二有限状态器之间的 一同度缓冲器。 |
