| 主权项 |
1.一种操作安排成半桥接构造之第一与第二开关的方法,第一与第二开关分别具有第一与第二闸极,包含:分别控制第一与第二闸极上的第一与第二闸极电压,使第一开关为开启,且第二开关为关闭;控制第一与第二闸极电压其中之一,使第一与第二开关中对应之开关操作为恒定电流源;第一与第二开关其中之一操作为恒定电流源之后,控制第二闸极电压,使第二开关开启;且控制第一闸极电压,使第一开关关闭。2.如申请专利范围第1项之方法,其中第一开关操作为恒定电流源。3.如申请专利范围第1项之方法,其中第二开关操作为恒定电流源。4.如申请专利范围第1项之方法,其中第一开关为高侧开关,且第二开关为低侧开关,且其中具有方向的输出电流与半桥接构造有关,该方法尚包含:感测输出电流的方向;输出电流被导引至半桥接构造时,将第二开关操作为恒定电流源;且输出电流流出半桥接构造时,将第一开关操作为恒定电流源。5.如申请专利范围第1项之方法,其中第一开关为低侧开关,且第二开关为高侧开关,且其中具有方向的输出电流与半桥接构造有关,该方法尚包含:感测输出电流的方向;输出电流被导引至半桥接构造时,将第一开关操作为恒定电流源;且输出电流流出半桥接构造时,将第二开关操作为恒定电流源。6.如申请专利范围第1项之方法,尚包含感测与半桥接构造有关的输出电压,第一与第二闸极电压系根据输出电压来控制。7.如申请专利范围第6项之方法,其中输出电压包含在第一开关两端的第一电压差。8.如申请专利范围第6项之方法,其中输出电压包含在第二开关两端的第一电压差。9.如申请专利范围第6项之方法,其中输出电压包含一半桥接构造输出电压。10.如申请专利范围第1项之方法,其中恒定电流源具有与其相关的第一大小,且其中一第二大小的输出电流与半桥接构造有关,第一与第二大小实质上相同。11.一种操作安排成半桥接构造之第一与第二开关的方法,第一与第二开关分别具有第一与第二闸极,包含:分别控制第一与第二闸极上的第一与第二闸极电压,使第一开关为开启,且第二开关为关闭;控制第一闸极电压,使第一开关操作为恒定电流源;当第一开关操作为恒定电流源时,控制第二闸极电压,使第二开关开启;且在第二开关开启之后,控制第一闸极电压,使第一开关关闭。12.一种操作安排成半桥接构造之第一与第二开关的方法,第一与第二开关分别具有第一与第二闸极,其中包含:分别控制第一与第二闸极上的第一与第二闸极电压,吏第一开关为开启,且第二开关为关闭;控制第二闸极电压,使第二开关操作为恒定电流源;当第二开关操作为恒定电流源时,控制第一闸极电压,使第二开关开启;且在第一开关开启之后,控制第二闸极电压,使第二开关关闭。13.一种交换电路,包含:安排成半桥接构造的第一与第二开关,第一与第二开关分别具有第一与第二闸极端点,半桥接构造具有一输出端;且耦合至输出端及第一与第二闸极端点的闸极控制电路,此电路可予操作,以控制第一与第二开关交互操作为恒定电流源,以便利第一与第二开关之间的电流转换方向。14.如申请专利范围第13项之交换电路,其中闸极控制电路包含耦合至第一闸极端点,以致能及关闭第一开关的第二与第四开关,一耦合至第一闸极端点,以控制第一开关操作为恒定电流源的第一放大器,耦合至第二闸极端点,以致能及关闭第二开关的第五与第六开关,一耦合至第二闸极端点,以控制第二开关操作为恒定电流源的第一放大器,以及一选择性地致能地第三、第四、第五、第六开关及第一、第二放大器的控制逻辑电路。15.如申请专利范围第14项之交换电路,其中控制电路尚包含耦合至第一与第二开关,俾将与半桥接构造有关之输出电流的方向指示控制逻辑电路的输出感测电路。16.如申请专利范围第14项之交换电路,尚包含耦合至第一与第二闸极端点,俾将其状态指示予控制逻辑电路的闸极感测电路。17.一种积体电路,包含:安排成半桥接构造的第一与第二电晶体,第一与第二电晶体分别具有第一与第二闸极端点,半桥接构造则具有一输出节点;耦合至控制节点及第一与第二闸极端点的闸极控制电路,此电路可予操作,以控制第一与第二电晶体交互操作为恒定电流源,以便利第一与第二电晶体之间的电流转换方向。18.如申请专利范围第17项之积体电路,其中第一与第二电晶体包含MOSFET。19.如申请专利范围第17项之积体电路,其中第一与第二电晶体及闸极控制电路系使用CMOS技术制成。20.如申请专利范围第17项之积体电路,其中第一与第二电晶体及闸极控制电路系使用DMOS技术制成。21.如申请专利范围第17项之积体电路,其中第一与第二电晶体及闸极控制电路系使用双极性技术制成。22.如申请专利范围第17项之积体电路,其中第一与第二电晶体及闸极控制电路系使用IGBT技术制成。23.如申请专利范围第17项之积体电路,其中第一与第二电晶体及闸极控制电路系使用CMOS、DMOS、双极性及IGBT中选择之技术的组合制成。图式简单说明:第一图为传统半桥接交换功率放大器的电路图。开关S1至S4控制功率MOSFET M1与M2的闸极充电与放电。电晶体D1与D2为功率MOSFET有关的寄生体二极体。第二图为一开关时序图,显示第一图中之功率MOSFET的闸极控制波形。图中亦显示正向与负向输出电流方向两者的输出电压与电流波形。第三图a至第三图c显示第一图中习知技艺制成之半桥接功率放大器,其交换过程的三种状态,其状况为电流流入放大器输出级。为简单起见,第一图的闸极开关已移除,且功率MOSFET系由其个别在操作区域之电阻表示。第四图a至第四图c显示第一图中习知技艺制成之半桥接功率放大器,其交换过程的三种状态,其状况为电流流出放大器输出级。为简单起见,第一图的闸极开关已移除,且功率MOSFET系由其个别在操作区域之电阻表示。第五图为简化的电路图,显示本发明之额外闸极控制电路的一种实作。开关S1至S4及跨导级GM1与GM2控制功率MOSFET M1与M2的闸极充电与放电。电晶体D1与D2为与功率MOSFET有关的寄生体二极体。第六图为一开关时序图,显示吾人根据新发明而控制第五图中之功率MOSFET之闸极的方式。图中亦显示正向与负向输出电流方向两者的输出电压与电流波形。第七图a至第七图d显示本发明之半桥接功率放大器的四种状态交换过程的一般状况,该状况为电流流入放大器输出级。为简单起见,第五图的闸极开关与跨导级已移除,且功率MOSFET系由其个别在操作区域之电阻表示。第八图a至第八图d显示本发明之半桥接功率放大器的四种状态交换过程的一般状况,该状况为电流流出放大器输出级。为简单起见,第五图的闸极开关与跨导级已移除,且功率MOSFET系由其个别在操作区域之电阻表示。第九图显示本发明更特殊之实施例的电路图。 |
