发明名称 动态电源管理环境中之资料路径时钟脉冲相位差管理
摘要 一种成本效益高且容许电力保存之时钟脉冲闸控装置被提出。时钟脉冲闸控装置被提供以容许资料路径,其被提供以处理资料,被致能或除能如所欲而避免时钟脉冲相位差问题。时钟脉冲闸控装置包含多数时钟脉冲闸控电路,其中一时钟脉冲闸控电路被提供给每条资料路径。在第一个实施例中,虽然所有资料路径传播资料于一第一方向且最后合并一起于一端点,但其时钟脉冲闸控电路被连接一起于一种串连方式以传播时钟信号于一与第一方向相反之第二方向。在第二个实施例中,其彼此互斥之平行资料路径传播资料于一第一方向且其时钟脉冲闸控电路被连接一起于一种串连方式以传播时钟信号于一与第一方向相反之第二方向。
申请公布号 TW428129 申请公布日期 2001.04.01
申请号 TW088105038 申请日期 1999.03.30
申请人 伊格那堤.提杰拉苏维塔 发明人 伊格那堤.提杰拉苏维塔
分类号 G06F1/32 主分类号 G06F1/32
代理机构 代理人 林志刚 台北巿南京东路二段一二五号七楼
主权项 1.一种时钟脉冲闸控装置,其耦合至多数彼此连接之资料路径,该资料路径处理资料以致其所有资料传播于一第一方向,该时钟脉冲闸控装置包括时钟脉冲闸控电路,其连接至资料路径上之预定的位置并且以串连方式彼此连接以致其时钟信号传播于与第一方向相反之一第二方向,每个时钟脉冲闸控电路被耦合至一相应之资料路径以容许其时钟脉冲闸控电路致能或除能其相应之资料路径,如所欲。2.如申请专利范围第1项之时钟脉冲闸控装置,其中资料路径为平行之资料路径,其最后合并一起而进入一单一资料路径。3.如申请专利范围第2项之时钟脉冲闸控装置,其中资料于任何既定时刻均沿着多数平行之资料路径来传播。4.如申请专利范围第1项之时钟脉冲闸控装置,其中资料路径分叉自一共同端点,且资料于任何既定时刻只沿着其中一条资料路径来传播。5.如申请专利范围第1项之时钟脉冲闸控装置,其中每个时钟脉冲闸控电路包括:一锁定电路,其接收自相应之资料路径而当作输入,该锁定电路提供一输出,其被连接至一接续之资料路径于第一方向上;以及一逻辑闸,其接收串连之时钟信号及一控制信号当作输入,该逻辑闸提供一输出至锁定电路及一接续之时钟脉冲闸控电路于第二方向上。6.如申请专利范围第5项之时钟脉冲闸控装置,其中锁定电路为一种D型锁定器。7.如申请专利范围第5项之时钟脉冲闸控装置,其中逻辑闸为一AND闸而控制信号为一致能信号。8.如申请专利范围第7项之时钟脉冲闸控装置,其中逻辑闸为一OR闸而控制信号为一除能信号。9.如申请专利范围第3项之时钟脉冲闸控装置,其中资料路径是用于图形,视讯,及游标资料之处理。10.如申请专利范围第4项之时钟脉冲闸控装置,其中资料路径是用于薄膜电晶体(TFT)及超扭绞向列(STN)液晶显示(LCD)。11.一种电脑系统,包括:一中央处理器;耦合至中央处理器之记忆体;耦合至中央处理器之一记忆体控制器;耦合至中央处理器之一显示控制器,该显示控制器包括一时钟脉冲闸控装置,其耦合至多数彼此连接之资料路径,该资料路径处理资料以致其所有资料传播于一第一方向,该时钟脉冲闸控装置包括时钟脉冲闸控电路,其连接至资料路径上之预定的位置并且以串连方式彼此连接以致其时钟信号传播于与第一方向相反之一第二方向,每个时钟脉冲闸控电路被耦合至一相应之资料路径以容许其时钟脉冲闸控电路致能或除能其相应之资料路径,如所欲。12.如申请专利范围第11项之电脑系统,其中资料路径为平行之资料路径,其最后合并一起而进入一单一资料路径。13.如申请专利范围第12项之电脑系统,其中资料于任何既定时刻被传播沿着任一数目之平行资料路径。14.如申请专利范围第11项之电脑系统,其中资料路径分叉自一共同端点,且资料于任何既定时刻只沿着其中一条资料路径来传播。15.如申请专利范围第11项之电脑系统,其中每个时钟脉冲闸控电路包括:一锁定电路,其接收自相应之资料路径而当作输入,该锁定电路提供一输出至一接续之资料路径于第一方向上;以及一逻辑闸,其接收串连之时钟信号及一控制信号当作输入,该逻辑闸提供一输出至锁定电路及一接续之时钟脉冲闸控电路于第二方向上。16.一种用于一个具有多彼此耦合之资料路径之处理资料以致其资料传播于一第一方向的电路中之保存电力之方法,包括以下步骤:于一时钟脉冲闸控装置中,其具有多数时钟脉冲闸控电路被连接至资料路径上之预定的位置且被连接一起以致其时钟脉冲闸控电路被串连于与第一方向相反之第二方向上,每个被连接至一相应之资料路径的时钟脉冲闸控电路传播一时钟信号于第二方向;以及藉由致能其相应之时钟脉冲闸控电路以唯独致能使用中之资料路径。17.如申请专利范围第16项之方法,其中资料路径为平行之资料路径,其最后合并一起而进入一单一资料路径。18.如申请专利范围第17项之方法,其中任一数目之平行资料路径被致能于任何既定时刻。19.如申请专利范围第16项之方法,其中资料路径分叉自一共同端点,且于任何既定时刻只有一条资料路径被致能。20.如申请专利范围第16项之方法,其中每个时钟脉冲闸控电路包括:一锁定电路,其接收自相应之资料路径而当作输入,该锁定电路提供一输出,其被连接至一接续之资料路径于第一方向上;以及一逻辑闸,其接收串连之时钟信号及一控制信号当作输入,该逻辑闸提供一输出至锁定电路及一接续之时钟脉冲闸控电路于第二方向上。图式简单说明:第一图显示一种习知技术时钟脉冲闸控之实施。第二图显示另一种习知技术时钟脉冲闸控之实施。第三图为一高阶方块图以显示其实施本发明之一典型的电脑系统。第四图为一方块图以更详细地显示第三图之图形/显示控制器307。第五图为一方块图以更详细地显示第四图之硬体游标模组401。第六图为一方块图以更详细地显示第四图之图形模组402。第七图为一方块图以更详细地显示第四图之视讯模组403。第八图A-第八图D显示,例如,关于图形模组402之相关成分的时序图。第九图为一方块图以更详细地显示第三图之平面板介面313。第十图为一方块图以更详细地显示第九图之薄膜电晶体(TFT)LCD模组901。第十一图为一方块图以更详细地显示第九图之超扭绞向列的(STN)LCD模组902。第十二图A-第十二图C显示,例如,经由TFT模组906之资料路径的时序图。
地址 美国