| 主权项 |
1.一种利用正、负向回馈系统化修正在连续薄膜层上各个积体电路图案之叠对误差的方法,该方法至少包含:取得前一批量(P-1)在当层(i)薄膜上之电路图案的绝对定位误差V_i,0[P-1],作为负向回馈叠对修正之依据;取得当批量(P)在前层(i-1)薄膜上之电路图案的残余绝对定位误差DV_i-1,0[P],作为正向回馈叠对修正之依据;启动正、负向回馈叠对功能,该当批量P在当层(i)所需修正之叠对误差为:CV_i[P]=-V_i,0[P-1]+R*DV_i-1,0[P],其中R为介于0和1之间的常数。2.如申请专利范围第1项之方法,其中上述之R値约为0.3-0.7,可使叠对误差修正收敛加速。3.如申请专利范围第1项之方法,其中上述之绝对定位误差V_i,0系指当层i相对于第零层对准图形之叠对误差。4.如申请专利范围第1项之方法,其中上述之V_i,0[P-1]以前五个批量之绝对定位误差之平均値取代,即以(V_i,0[P-1]+V_i,0[P-2]+…+V_i,0[P-5])/5替代。5.如申请专利范围第1项之方法,其中上述之V_i,0[P-1]以前三个批量之绝对定位误差之平均値取代,即以(V_i,0[P-1]+V_i,0[P-2]+V_i,0[P-3])/3替代。6.如申请专利范围第1项之方法,其中上述之前一批量P-1在第i层之绝对定位误差V_i,0[P-1]为批量P-1在进行第i层电路图案之微影制程时所修正的叠对误差CV_i[P-1]与曝光后批量P-1在第i层电路图案之残余绝对定位误差DV_i,0[P-1]之和,即V_i,0[P-1]=-CV_i[P-1]+DV_i,0[P-1]。7.如申请专利范围第1项之方法,其中上述之任一批量当层之绝对定位误差可做为所使用之步进机、光罩和制程稳定性的参考依据。8.如申请专利范围第7项之方法,其中上述之绝对定位误差超出规格之外时需对步进机、光罩和制程依序做检查。9.如申请专利范围第1项之方法,其中上述之批量P在第i层之残余绝对定位误差DV_i,0[P]为批量P在第i层之残余叠对误差DV_i,i-1[P]与批量P第i-1层之残余绝对定位误差DV_i-1,0[P]之和10.如申请专利范围第9项之方法,其中上述之残余叠对误差系指根据前一批量P-1之叠对误差,修正下一个批量P之叠对后,仍剩余之叠对误差。图式简单说明:第一图显示晶圆之对准图形,像场和大小框之关系。第二图A显示某一批量(P)在各层之叠对误差(亦即,对前一层之误差);第二图B显示利用前一批量(P)之叠对误差对下一批量(P+1)做修正后的结果;第二图C显示利用其前一批量(P+1)之叠对误差对再下一批量(P+2)做修正后的结果;第三图A为某一批量(批量P)做叠对修正前各层之叠对误差(对前层)或绝对定位误差(对第零层)(仅画出其中一个分量,例如,像场间之x方向平移为代表);及第三图B为下一批量(批量P+1)依前一批量(批量P)之绝对定位误差做叠对修正后之残余叠对误差(对前层)或残余绝对定位误差(对第零层)。 |
