| 主权项 |
1.一种程式化快闪唯读记忆体的方法,可以应用于一主电脑上,使该主电脑可以透过一积体元件电子介面来处理该快闪唯读记忆体,其中该程式化快闪唯读记忆体的方法包括:重新定义该积体元件电子介面所使用的工作档案的暂存器;由该主电脑提出一积体元件电子控制指令来输入一快闪唯读记忆体程式化模式;由该主电脑使用该重新定义的该积体元件电子介面的该些工作档案,藉由一硬体循环或是一软体循环来读取或是写入该快闪唯读记忆体,其中该快闪唯读记忆体具有复数只接脚;离开该快闪唯读记忆体程式化模式,并回到一正常模式,该正常模式中的该些工作档案的定义为一起始定义。2.如申请范围第1项所述之程式化快闪唯读记忆体的方法,其中读取或是写入该快闪唯读记忆体的步骤更包括指定一起始位址。3.如申请范围第1项所述之程式化快闪唯读记忆体的方法,在藉由该硬体循环或是该软体循环来读取或是写入该快闪唯读记忆体的步骤中,该软体循环包括由该主电脑直接存取该快闪唯读记忆体的该些接脚。4.如申请范围第1项所述之程式化快闪唯读记忆体的方法,在读取或是写入该快闪唯读记忆的步骤中,该硬体循环包括暂时性的将资料储存于一缓冲器中,再视所欲进行的步骤为读取的动作还是写入的动作,由该缓冲器移转资料进入该主电脑或是该快闪唯读记忆体,且在资料完全移转之后,便可以释放对该积体元件电子介面的重新定义,使该积体元件电子介面可以用在其他地方。5.如申请范围第1项所述之程式化快闪唯读记忆体的方法,被重新定义的该些工作档案的该些暂存器包括:一DATA暂存器,用以作为一资料埠,且在该些工作档案中的定义均相同;一LENGTH暂存器,用以作为一移转长度,以便限制该硬体循环中的资料的移转位元量;一CTL暂存器,定义为一控制器,对应于快闪唯读记忆体的cs#、wr#、以及oe#接脚,主电脑可以利用该CTL暂存器来控制该些接脚的状态;一DBUS暂存器,被定义为一资料滙流,相对应快闪唯读记忆体中的一资料滙流的接脚,主电脑可以利用该DBUS暂存器控制该些接脚的状态。一ABUSLOW暂存器,被定义为位址滙流低,相对应连接快闪唯读记忆体中的一位址滙流低位元数接脚,该主电脑能利用该ABUSLOW暂存器来控制该些接脚的状态;一ABUSHIGH,被定义为位址滙流高,相对应连接该快闪唯读记忆体中的一位址滙流高位元数接脚,该主电脑能利用该ABUSHIGH暂存器来控制该些接脚的状态;一DRIVE_SELECT暂存器,被定义为驱动选择,该主电脑可写入该DRIVE_SELECT暂存器以便选择一积体元件电子周边元件,其在该工作档案中的定义均相同;以及一COMMAND/STATUS暂存器,在该工作档案中的定义均相同,该主电脑写入该COMMAND/STATUS暂存器以便发出一ATA指令,并可读取该COMMAND/STATUS暂存器以便得到一程式化的状态。6.如申请范围第1项所述之程式化快闪唯读记忆体的方法,其中该些被重新定义的工作档案包括两个指令,用以进入与离开该快闪唯读记忆体程式化模式,以及另外两个指令,用以读取该快闪唯读记忆体中的资料,或是将资料写入该快闪唯读记忆体。7.如申请范围第1项所述之程式化快闪唯读记忆体的方法,其中该积体元件电子介面所使用的该些工作档案的原始定义为一ATA规格。8.如申请范围第1项所述之程式化快闪唯读记忆体的方法,其中在该快闪唯读记忆体被处理的时候,其他该快闪唯读记忆体中所进行的存取动作会暂时性的被停止。9.一种程式化快闪唯读记忆体的系统,透过一积体元件电子介面而连接一主电脑,包括:一快闪控制器。透过该积体元件电子介面耦接该主电脑,并用该主电脑的工作档案来将资料写入该快闪唯读记忆体,或由该快闪唯读记忆体读取资料;该快闪唯读记忆体,耦接该快闪控制器;以及一微处理器,耦接该快闪控制器,其中该微处理器在该快闪唯读记忆体程式化时会暂停对该快闪唯读记忆体的其他存取动作;其中该主电脑会重新该些工作档案的暂存器,使复数个控制指令与资料可以透过该积体元件电子介面在该程式化快闪唯读记忆体的系统以及该主电脑之间移转;当该主电脑要存取该快闪唯读记忆体的资料时,该主电脑会藉由一控制指令中的一PROGRAMMING_FLASH_ON指令,而将该系统切换至一快闪唯读记忆程式化模式,欲离开该快闪唯读记忆程式化模式时则是藉由该控制指令中的一PROGRAMMING_FLASH_OFF指令来离开;该快闪控制器在接收到由该主电脑所发出的该被重新定义的工作指令后,便可使该被重新定义过的工作档案藉由一软体循环或是一硬体循环来读取或是写入该快闪唯读记忆体上的资料;以及当该被重新定义过的工作档案以完全被移转至该积体元件电子介面之后,便可释放该积体元件电子介面的设定,使其回到原始的状态。10.如申请范围第9项所述之程式化快闪唯读记忆体的方法,其中当该系统在一软体循环中执行的时候,其中该工作档案中的部份暂存器可定义为以下的状态;一CTL暂存器,定义为一控制器,对应于快闪唯读记忆体的cs#、wr#、以及oe#接脚,主电脑可以利用该CTL暂存器来控制该些接脚的状态;一DBUS暂存器,被定义为一资料滙流,相对应快闪唯读记忆体中的一资料滙流的接脚,主电脑可以利用该DBUS暂存器控制该些接脚的状态;一ABUSLOW暂存器,被定义为位址滙流低,相对应连接该快闪唯读记忆体中的一位址滙流低位元数接脚,该主电脑能利用该ABUSLOW暂存器来控制该些接脚的状态;以及一ABUSHIGH,被定义为位址滙流高,相对应连接该快闪唯读记忆体中的一位址滙流高位元数接脚,该主电脑能利用该ABUSHIGH暂存器来控制该些接脚的状态。11.如申请范围第9项所述之程式化快闪唯读记忆体的系统,其中当该系统在一硬体循环中操作时,资料滙暂时性的储存在一记忆体缓冲器中,然后该快闪控制器会看要作的是读取还是写入的动作,来移转资料至该主电脑或是该快闪唯读记忆体,在资料已经完全藉由该积体元件电子介面移转之后,该积体元件电子介面的设定会被释放,并回到原有工作档案上的状态。12.如申请范围第12项所述之程式化快闪唯读记忆体的系统,其中该记忆体缓冲器包括耦接至该快闪唯读记忆体的一随机存取记忆体。13.如申请范围第12项所述之程式化快闪唯读记忆体的系统,其中当该系统在执行一硬体循环时,该工作档案中的部份暂存器会依照以下的定义而被定义:一DATA暂存器,用以作为一资料埠,且在该工作档案中的定义均相同;一LENGTH暂存器,用以作为一移转长度,以便限制该硬体循环中的资料的移转位元量;以及一COMMAND/STATUS暂存器,在该工作档案中的定义均相同,该主电脑写入该COMMAND/STATUS暂存器以便发出一ATA指令,并可读取该COMMAND/STATUS暂存器以便得到一程式化的状态。14.如申请范围第9项所述之程式化快闪唯读记忆体的系统,其中该硬体循环与该软体循环可以单独的执行或是混在一起执行,以使快闪唯读记忆体的程式化更顺利。15.如申请范围第9项所述之程式化快闪唯读记忆体的系统,其中该快闪唯读记忆体包括一64Kx8的接脚结构。16.如申请专利范围第9项所述之程式化快闪唯读记忆体的系统,其中该些工作档案的该原始设定系由该积体元件电子介面与一ATA规格中所用。17.如申请范围第9项所述之程式化快闪唯读记忆体的系统,在重新定义之后,该工作档案包括定义如下的暂存器:一DATA暂存器,用以作为一资料埠,且在该工作档案中的定义均相同;一LENGTH暂存器,用以作为一移转长度,以便限制该硬体循环中的资料的移转位元量;一CTL暂存器,定义为一控制器,对应于快闪唯读记忆体的cs#、wr#、以及oe#接脚,主电脑可以利用该CTL暂存器来控制该些接脚的状态;一DBUS暂存器,被定义为一资料滙流,相对应快闪唯读记忆体中的一资料滙流的接脚,主电脑可以利用该DBUS暂存器控制该些接脚的状态;一ABUSLOW暂存器,被定义为位址滙流低,相对应连接该快闪唯读记忆体中的一位址滙流低位元数接脚,该主电脑能利用该ABUSLOW暂存器来控制该些接脚的状态;以及一ABUSHIGH,被定义为位址滙流高,相对应连接该快闪唯读记忆体中的一位址滙流高位元数接脚,该主电脑能利用该ABUSHIGH暂存器来控制该些接脚的状态;一DRIVE_SELECT暂存器,定义为驱动选择,该主电脑可写入该DRIVE_SELECT暂存器以便选择一IDE周边元件,其在该工作档案中的定义均相同;以及一COMMAND/STATUS暂存器,在该工作档案中的定义均相同,该主电脑写入该COMMAND/STATUS暂存器以便发出一ATA指令,并可读取该COMMAND/STATUS暂存器以便得到一程式化的状态。图式简单说明:第一图绘示的是习知的具有周边唯读光碟机的系统的方块图,其中唯读光碟机系由一个储存在快闪唯读记忆体中的韧体指令所控制;第二图绘示的是根据本发明的较佳实施例的用以程式化快闪唯读记忆体的电脑系统的方块图,其中快闪唯读记忆体系用以储存韧体指令,以便控制周边元件;第三图绘示本发明的较佳实施例的用以产生软体循环的工作档案中的几个控制位元讯号的波形的时序图;以及第四图绘示本发明的较佳实施例的用以产生软体循环的工作档案中的几个控制位元讯号的波形时序图。 |
