| 主权项 |
1.一种输出缓冲器电路,包含:一讯号接收节点;一第一反相器,有输入及输出端子,输入端子耦合至讯号接收节点;一第二反相器,有输入及输出端子,输入端子耦合至讯号接收节点;一第一输出电晶体,有第一及第二端子,并有一闸端子耦合至第一反相器之输出端子;一第二输出电晶体,有第一及第二端子,并有一闸端子耦合至第二反相器之输出端子;一讯号输出节点,第一输出电晶体之第二端子及第二输出电晶体之第一端子耦合至此节点;以及一电容反馈装置,供将讯号输出节点耦合回至第一及第二输出电晶体之闸端子。2.如申请专利范围第1项之输出缓冲器电路,其中电容反馈装置包括一第一电容元件,耦合在讯号输出节点与第一输出电晶体之闸端子之间,及一第二电容元件,耦合在讯号输出与第二输出电晶体之闸端子之间。3.如申请专利范围第2项之输出缓冲器电路,其中第一输出电晶体为一P-通道装置,及第二输出电晶体为一N-通道装置。4.如申请专利范围第1项之输出缓冲器电路,其中电容反馈装置另包括第三及第四电晶体,串联耦合及连接在第一及第二输出电晶体之闸之间,及一第三反相器,耦合在讯号接收节点与第三及第四电晶体之闸之间。5.如申请专利范围第4项之输出缓冲器电路,其中第一输出电晶体为一P-通道装置,及第二输出电晶体一为N-通道装置。6.如申请专利范围第5项之输出缓冲器电路,其中第三电晶体为一P-通道装置,及第四电晶体为一N-通道装置。7.如申请专利范围第1项之输出缓冲器电路,其中第一反相器包括一P-通道装置及一N-通道装置,P-通道装置具有大于N-通道装置之W/L比。8.如申请专利范围第7项之输出缓冲器电路,其中第二、反相器包括一P-通道装置及一N-通道装置,N-通道装置具有大于P-通道装置之W/L比。9.一种输出缓冲器电路,包含:一输入节点及一输出节点;一输入级,有第一及第二反相器,每一反相器有一输入耦合至输入节点;一P-通道电晶体,有一闸端子耦合至第一反相器之输出,并另有一汲极端子耦合至输出节点;一N-通道电晶体,有一闸端子耦合至第二反相器之输出,并另有一汲极端子耦合至输出节点;一第一电容元件,耦合在P-通道电晶体之汲极与闸端子之间;以及一第二电容元件,耦合在N-通道电晶体之汲极与间端子之间。10.如申请专利范围第9项之输出缓冲器电路,其中第一反相器包括一P-通道装置及一N-通道装置,P-通道装置具有大于N-通道装置之宽度尺寸。11.如申请专利范围第9项之输出缓冲器电路,其中第二反相器包括一P-通道装置及一N-通道装置,N-通道装置具有大于P-通道装置之宽度尺寸。12.一种输出缓冲器,包含:一讯号输入节点;一讯号输出节点;一第一反相器,有一输入端子耦合至讯号输入节点,并另有一输出端子;一上拉电晶体,有一第一端子供耦合至一第一电位,一第二端子耦合至讯号输出节点,及一控制端子耦合至第一反相器之输出端子;一第二反相器,有一输入端子耦合至讯号输入节点,并另有一输出端子;一下拉电晶体,有一第一端子供耦合至一第二电位,一第二端子耦合至讯号输出节点,及一控制端子耦合至第二反相器之输出端子;以及一电容反馈路径,有一电容元件及切换装置,电容元件有一第一端耦合至讯号输出节点,切换装置供将电容元件之第二端选择性耦合在上拉电晶体之控制闸与下拉电晶体之控制闸之间。13.如申请专利范围第12项之输出缓冲器,其中切换装置包括一第三反相器,一P-通道电晶体,及一N-通道电晶体;第三反相器有一输入端子耦合至讯号输入节点,并另有一输出端子耦合至P-通道及N-通道电晶体之控制闸;电晶体有一共同汲极连接;P-通道电晶体之源极耦合至上拉电晶体之控制闸;N-通道电晶体之源极耦合至下拉电晶体之控制闸;共同汲极连接予以耦合至电容元件之第二端。14.如申请专利范围第12项之输出缓冲器,其中第一反相器包括一P-通道装置及一N-通道装置,P-通道装置具有大于N-通道装置之W/L比。15.如申请专利范围第14项之输出缓冲器,其中第二反相器包括一P-通道装置及一N-通道装置,N-通道装置具有大于P-通道装置之W/L比。图式简单说明:第一图示根据本发明之一种输出缓冲器之第一实施例。第二图A为第一图之缓冲器电路之包括在降缘过渡之一部份。第二图B及第二图C为第二图A之等效电路,在电路操作之不同阶段。第三图例示供降缘过渡之本发明之三操作部位之示意图。第四图A及第四图B为分别供本发明之输出缓冲器及供一种典型输出缓冲器,在降缘过渡之模拟闸及输出波形。第五图A及第五图B为分别供本发明之输出缓冲器及供一种典型输出缓冲器,在下降边缘过渡之模拟电流波形。第六图为本发明之输出缓冲器之第二实施例。第七图A及第七图B为模拟波形,例示第六图之电路供降缘过渡之操作实施本发明之最佳方式。 |
