| 主权项 |
1.一种半导体测试装置,其系半导体测试装置之数位比较器者,其特征在于备有:一检出机构,系接收来自被测试装置(DUT)之输出信号,以检出用来判定好坏之指定定时区间之全区域是否为高阻抗状态。2.一种半导体测试装置,其系半导体装置之数位比较器,且是接收来自被测试装置(DUT)之输出信号,以用来进行该输出信号是否高阻抗状态之好坏判定的半导体装置者;其特征在于备有:一检出机构,系在使用两个选通脉冲信号来指定比较开始定时及比较终了定时之检出区间的视窗选通脉冲横冲模式之动作模式时,且在检出DUT输出信号是否为高阻抗状态之HIZ检出模式之动作模式时,于该高阻坑检出区间内之全区域,检出一瞬间也好只要从高阻抗状态偏离之位准或假信号。3.一种半导体装置,其系备有高侧定时判定部、抵侧定时判定部、视窗定时判定部及HIZ判定部,备有用来选择检出条件之动作模式之HIZ检出模式、及视窗选通脉冲模式之选择信号,及备有两个选通脉冲信号的半导体测试装置之数位比较器,藉此接收来自被测试装置之输出信号,以进行该输出信号是否为高阻抗状态之好坏判定的半导体测试装置者;其特征在于包含有:第一触发电路,系用以输出一接收第一选通脉冲信号后加置位、及接收第二选通脉冲信号后加以置零之指定定时区间的视窗信号;第一闸机构,系倒相接收一以VOH之阈电压将来自DUT之输出信号变换成逻辑信号的倒相逻辑信号FHi,且接收上述视窗信号,藉此供给将两信号以逻辑积之输出信号;第二触发电路,系在时钟输入端接收第一选通脉冲信号之边缘或上述视窗信号前沿着之边缘,置位本身之触发电路之后,在接收了来自上述第一闸机构之清除信号的一瞬间,清除本身之触发电路的输出状态以检出保持高侧之假信号之产生;第二闸机构,系倒相接收一以VOL之阈电压将来自DUT之输出信号变换成逻辑信号之逻辑信号FLi,并接收上述视窗信号,藉此供给将两信号加以逻辑积之输出信号;第三触发电路,系在时钟输入端接收第一选通脉冲信号之边缘或上述视窗信号前沿之边缘,置位本身之触发电路之后,在接收来自上述第二闸机构之清除信号之一瞬间,清除本身之触发电路之输出状态以检出保持低测之假信号之产生。“或"机构,系将上述第二触发电路之检出信号、及上述第三触发电路之检出信号加以逻辑和来输出;及选择输出机构,系藉用来选择动作模式之HIZ检出模式、及视窗选通脉冲模式之选择信号,来选择输出来自上述“或"机构之输出信号。图式简单说明:第一图,系本发明的,关于失败检出之输入级的要部构成图。第二图,系本发明之视窗HIZ判定部之具体电路例。第三图,系本发明之脉冲波形干扰检出的动作说明图。第四图,为一关系图,系显示由DUT输出高阻抗之状态时之脉冲波形干扰产生例与选通脉冲之关系。第五图,系习知的,关于失效检出之输入级的要部构成图。第六图,系本发明之视窗HIZ判定部之其他具体电路例。 |
