| 摘要 |
<p>본 발명은 다층 절연막을 이용해 공기 공간(air gap)을 형성하는 것을 특징으로 하는 반도체 장치의 다층 패시배이션(passivation)에 관한 것으로서, 먼저 스텝커버리지(step coverage)가 불량한 막질이 패턴화된 도전층 상에 형성된다. 이때 도전층의 하부 측벽에는 상대적으로 얇게 형성되는 반면 상부 측벽 부위에는 두껍게 형성된다. 그리고 나서, 유전율이 비교적 낮은 막질이 공기 공간을 형성하도록 증착된다. 상기 공기 공간은 도전층 사이에 형성되며 상기 유전율이 낮은 막질에의해 둘러싸여진다. 상기 공기 공간은 유전율이 약 1.001로서 인접한 도전층 사이에서 유발되는 상호 커패시턴스(coupling capacitance)를 낮추며, 이로 인해 RC delay를 감소시킬 수 있어 소자의 동작특성을 향상 시킨다.</p> |
