| 主权项 |
1.一种键盘用之多层电路板,系包含有: 一上薄膜电路板,系主要于下端面形成有复数线路 及薄膜开关端子,各薄膜开关端子系与对应的线路 电连接; 一绝缘间隔层,系设置于该上薄膜电路板的下端面 ,并对应上薄膜电路板的薄膜开关端子形成有穿孔 ; 一下薄膜电路板,系设置于该绝缘间隔层的下端面 ,并于上端面形成有复数线路及薄膜开关端子,各 开关接触系对应该绝缘间隔层的穿孔,并与对应线 路电连接;及 复数间隙凸块组,系设置于上薄膜电路板与绝缘间 隔层之间,其中各间隙凸块组系由复数凸块组成, 并对应于薄膜开关端子外围位置。 2.如申请专利范围第1项所述键盘用之多层电路板, 各间隙凸块组系直接形成于该上薄膜电路板的下 端面。 3.如申请专利范围第1项所述键盘用之多层电路板, 各间隙凸块组系直接形成于该绝缘间隔层的上端 面。 4.如申请专利范围第1至3项任一项所述键盘用之多 层电路板,各凸块系为一圆弧形,令各间隙凸块组 排列成为一圆形堤墙。 5.如申请专利范围第1至3项任一项所述键盘用之多 层电路板,各薄膜开关端子系包含有: 一中心导体,系位于薄膜电路板预定形成薄膜开关 位置的中心点上;该中心导体系可形成为一圆形导 体; 至少两外围导体,系分别形成该中心导体的周边位 置,以供上╱下薄膜电路板上的对应线路连接,且 同样位于薄膜电路板上预定形成薄膜开关位置上, 并不相连接;及 至少两导线,系分别连接该中心导体及对应的外围 导体;其中两导线系排列呈为一直线。 6.如申请专利范围第5项所述之键盘用之多层电路 板,该两外围导体系形成一圆弧形状。 7.如申请专利范围第6项所述之键盘用之多层电路 板,该两外围导体系以该中心导体为中心,呈一对 称位置的排列,构成一倒S形状。 8.一种键盘用之多层电路板,系包含有: 一上薄膜电路板,系主要于下端面形成有复数线路 及薄膜开关端子,各薄膜开关端子系与对应的线路 电连接; 一绝缘间隔层,系设置于该上薄膜电路板的下端面 ,并对应上薄膜电路板的薄膜开关端子形成有穿孔 ; 一下薄膜电路板,系设置于该绝缘间隔层的下端面 ,并于上端面形成有复数线路及薄膜开关端子,各 开关接触系对应该绝缘间隔层的穿孔,并与对应线 路电连接;及 复数间隙凸块组,系设置于下薄膜电路板与绝缘间 隔层之间,其中各间隙凸块组系由复数凸块组成, 并对应于薄膜开关端子外围位置。 9.如申请专利范围第8项所述键盘用之多层电路板, 各间隙凸块组系直接形成于该上薄膜电路板的下 端面。 10.如申请专利范围第8项所述键盘用之多层电路板 ,各间隙凸块组系直接形成于该绝缘间隔层的上端 面。 11.如申请专利范围第8至10项任一项所述键盘用之 多层电路板,各凸块系为一圆弧形,令各间隙凸块 组排列成为一圆形堤墙。 12.如申请专利范围第8至10项任一项所述键盘用之 多层电路板,各薄膜开关端子系包含有: 一中心导体,系位于薄膜电路板预定形成薄膜开关 位置的中心点上;该中心导体系可形成为一圆形导 体; 至少两外围导体,系分别形成该中心导体的周边位 置,以供上╱下薄膜电路板上的对应线路连接,且 同样位于薄膜电路板上预定形成薄膜开关位置上, 并不相连接;及 至少两导线,系分别连接该中心导体及对应的外围 导体;其中两导线系排列呈为一直线。 13.如申请专利范围第12项所述之键盘用之多层电 路板,该两外围导体系形成一圆弧形状。 14.如申请专利范围第13项所述之键盘用之多层电 路板,该两外围导体系以该中心导体为中心,呈一 对称位置的排列,构成一倒S形状。 图式简单说明: 第一图:系本创作第一较佳实施例的立体分解图。 第二图:系第一图上薄膜电路板结合凸块的立体图 。 第三图:系本创作第二较佳实施例的立体分解图。 第四图:系第三图下薄膜电路板结合凸块的立体图 。 第五图:系本创作第三较佳实施例的立体分解图。 第六图:系第五图上╱下薄膜电路板分别结合凸块 的立体图。 第七图:系第五图绝缘间隔层结合凸块的立体图。 第八图:系既有键盘用双层电路板结的立体分解图 ,其仅揭示单一薄膜开关结构。 |
