用于消除在时脉讯号中之相位未定値的DC技术A DC TECHNIQUE FOR ELIMINATING PHASE AMBIGUITY IN CLOCKING SIGNALS

摘要

揭示一积体电路，其包含：一时脉信号分配网路用于承载在相对方向中之两全域时脉信号；复数局部计时区(local clocking regions)，其沿该网路设置，该复数局部计时区之各者包含一局部时脉信号产生电路用以基于该两全域时脉信号产生一局部时脉信号；及复数相位侦测器，该复数相位侦测器之各者系关联于该复数局部计时区之一不同一者，其中各相位侦测器系被组态以比较该局部计时区的该局部时脉信号与一邻近局部计时区之该局部时脉信号，其中在该等局部计时区之至少特定者之各者中，该局部时脉信号产生电路系被组态以当来自针对该局部计时区之该相位侦测器指出存在一未对准情况时，对准该区之该局部时脉信号与该邻近区之该局部时脉信号。