半导体堆叠构造

摘要

一种半导体堆叠构造，其主要包含一基板、一下晶片及一上晶片。该下晶片上表面及上晶片上表面相互黏贴形成一晶片堆叠构造，该上晶片及下晶片之间较佳以覆晶方式连接形成通路，并将该晶片堆叠构造黏贴于该基板上表面，该基板与下晶片之间则以数条导线连接形成通路，因此，该导线的高度不超过上晶片下表面的高度。

主权项

1.一种半导体堆叠构造,其包含:一下晶片;及一上晶片,其上表面及该下晶片上表面相互黏贴形成通路的一晶片堆叠构造;因而该晶片堆叠构造将被放置于基板上形成半导体堆叠构造时,该晶片堆叠构造使该半导体堆叠构造的厚度减少。2.依申请专利范围第1项之半导体堆叠构造,其中该下晶片上表面及该下晶片上表面以覆晶方式相互黏贴形成通路的一晶片堆叠构造。3.依申请专利范围第1项之半导体堆叠构造,其中另包含一基板供该晶片堆叠构造放置。4.依申请专利范围第3项之半导体堆叠构造,其中该基板设有一透孔供该晶片堆叠构造置入。5.依申请专利范围第4项之半导体堆叠构造,其中该透孔底部设有一薄片供该晶片堆叠构造置入黏贴。6.依申请专利范围第3.4或5项之半导体堆叠构造,其中该基板上表面设有一封装体,该封装体覆盖该晶片堆叠构造。图式简单说明:第一图:习用美国专利第5,804,004号晶片堆叠构造示意图;第二图:本创作较佳实施例半导体堆叠构造之上视图;第三图:本创作第二图沿3-3线之剖视图;及第四图:本创作第二较佳实施例半导体堆叠构造之剖视图。