| 主权项 |
1.一种消除晶片包装应力及该晶片之金属导线断裂之方法,该方法至少包含下列步骤:提供一含第一介电层之底材,该第一介电层并已至少形成一金属导线于其上;形成一第二介电层在上述之所有表面上;形成复数个罩幕分别位在该第二介电层之上且该复数个罩幕系在该金属导线的邻近,用以定义复数条假想导线的位置;及非等向性蚀刻未被罩幕之该第二介电层,用以形成复数条假想导线于该第一介电层之上,且被蚀刻去除之该第二介电层的厚度需小于该第二介电层原沉积之厚度。2.如申请专利范围第1项之方法,在非等向性蚀刻该氧化层步骤之后更包含形成一护层于被蚀刻之该氧化层上。3.如申请专利范围第1项之方法,其中上述之底材系一半导体基板且至少已形成复数个电子元件装置及连接导线于其上。4.如申请专利范围第3项之方法,其中上述之电子装置至少包含电晶体,电容其中之一。5.如申请专利范围第1项之方法,其中上述之第一介电层系至少包含BPSG、PSG、USG及氮化层其中的一种。6.如申请专利范围第1项之方法,其中上述之第二介电层系氧化层及氮化层其中的一种。7.如申请专利范围第1项之方法,其中上述之金属导线厚约0.8-1.2m,且该第二介电层沉积之厚度约为1.0-1.4m。8.如申请专利范围第1项之方法,其中上述之复数个罩幕层之中彼此距离约为0.4-0.8m。9.如申请专利范围第1项之方法,其中上述之复数个罩幕层系与金属导线相平行。10.一种消除晶片最上层之金属导线断裂及防止覆盖该金属导线之护层和封装化合物材料剥离之方法,该方法至少包含下列步骤:提供一含金属内连线介电层之底材,该金属内连线上并已形成复数条金属导线于其上;形成一氧化层在上述之所有表面上;形成复数个罩幕分别位在氧化层之上且该复数个罩幕系分布分别在该复数条金属导线之中及其两侧,用以定义复数条假想导线之位置;及非等向性蚀刻未被罩幕之该氧化层以形成具有假想导线的氧化层,且被蚀去之该氧化层的厚度需小于该氧化层原沉积之厚度。11.如申请专利范围第10项之方法,在非等向性蚀刻该氧化层步骤之后更包含形成一护层于被蚀刻之该氧化层上。12.如申请专利范围第10项之方法,其中上述之底材系一半导体基板且至少已形成复数个电子元件装置及连接导线于其上。13.如申请专利范围第12项之方法,其中上述之电子装置至少包含电晶体,电容其中之一。14.如申请专利范围第10项之方法,其中上述之金属内连线介电层系至少包含BPSG、PSG、USG及氮化层其中的一种。15.如申请专利范围第10项之方法,其中上述之金属导线厚约0.8-1.2m,且该氧化层沉积之厚度约为1.0-1.4m。16.如申请专利范围第10项之方法,其中上述之复数条假想导线彼此距离约为0.4-0.8m。17.一种氧化层结构,用以消除晶片最上层之金属导线断裂及防止覆盖该金属导线之护层和封装化合物材料剥离,该结构至少包含:一含金属内连线介电层之底材,该金属内连线上并已形成复数条金属导线于其上;复数条氧化层材质之假想导线,分别分布在该复数条金属导线之中及其两侧,并包覆该金属导线以构成凹凸不平的该氧化层地形;及一致性且均匀(conformal)的护层形成于上述之该氧化层地形。18.如申请专利范围第17项之氧化层之结构,其中上述之底材系一半导体基板且至少已形成复数个电子元件装置及连接导线于其上。19.如申请专利范围第18项之氧化层之结构,其中上述之电子元件装置至少包含电晶体,电容其中之一。20.如申请专利范围第17项之氧化层之结构,其中上述之氧化层系氧化矽。21.如申请专利范围第17项之氧化层之结构,其中上述之复数条假想导线彼此距离约为0.4-0.8m。图式简单说明:第一图显示一包含金属内连线介电层之底材并有顶层金属导线形成于其上之横截面示意图;第二图显示形成金属内连线介电层及金属导线上之横截面示意图;第三图显示形成罩幕图案于氧化层之上之横截面示意图;及第四图显示经蚀刻后形成假想导线之横截面示意图。 |
