| 主权项 |
1.一种积体电路包封容器,其主体系为一基板,以供置放晶粒,并在将晶粒安装在基板上后,于基板上及晶粒上覆以胶体封合成一完整的积体电路包封容器,该基板之顶面上设有一垫子区,以供置放积体电路晶粒;在电子区之周边设有数条个别独立的金属引线,其并不直接与垫子区相接触,该金属引线数目系对应于积体电路晶粒输出端之数目;该基板之周边处设有数个个别独立的外接脚区,该外接脚区系在基板之底部及在周边的数个缺孔镀设金属膜,其中设于缺孔内的金属膜系将设于基板顶部的金属引线与设于底部之金属膜相连接,其特征在于:该垫子区藉由镀通孔,延伸至基板的另外一面,提高产品之散热效果,必要时,也可以作为晶粒的底面电极之延伸输出入端。图式简单说明:第一图习用积体电路胶体包装脚架示意图。第二图习用胶体双列直立形包封(PLASTIC-IN-LINE-PNG)剖面图。第三图A习用小形胶体包封(SMALL OUT-LINE PKG)剖面图。第三图B习用双列小形胶体包封(SMALL OUT-LINE PKG)剖面图。第四图习用无脚胶体晶粒包封(PLASTIC LEAS-LESS CH-IP)剖面图。第五图为本创作积体电路包封容器之立体局部剖视图。第六图为本创作积体电路包封容器之基板立体图。第七图A为本创作积体电路包封容器之基板外接脚区之俯视图(局部)。第七图B为本创作积体电路包封容器之基座外接脚区之仰视图(局部)。第八图为本创作积体电路包封容器大量生产制造时,该基板表面示意图。第九图为本创作积体电路包封容器之基板设计成多层式时,其各层板体利用钻孔及化学镀膜技术在孔内壁镀金属膜等方式,所形成的电路示意图。第十图A是第六图沿着AA'线之截面图。第十图B是本技艺之另一实施例。 |
