易估算耦合量补偿值之积层共模滤波器

主权项

1.一种易估算耦合量补偿值之积层共模滤波器，其包含有：二铁磁性基板；复数基板对；系叠合夹设于二铁磁性基板之间，又各基板对的各基板的中间位置形成有贯孔；又，各基板对其中一基板形成有内线路图案，而另一基板则形成有外线路图案，其中该外、内线路图案系对称，其中复数基板对中之外、内线路图案系分别透过导电孔相连接；及一铁芯，系贯穿固定于复数基板对中，以同样夹设于二铁磁性基板之间。2.如申请专利范围第1项所述易估算耦合量补偿值之积层共模滤波器，系包含有第一、第二及第三基板对，其中：第一基板对的上基板上端面形成一长形的外线路图案，其一端系延伸至上基板边缘；而下基板上端面则形成对应的长形的内线路图案，其一端同样延伸至下基板边缘；惟上基板之外线路图案距其上基板另一边缘近，而下基板之内线路图案距下基板另一边缘较远；第二基板对的上基板上端面系形成一非封闭之矩形的外线路图案，其一端系透过第一基板对之下基板导电孔与第一基板对的上基板之外线路图案另端之导电孔连接；又，第二基板对的下基板上端面同样形成一非封闭之矩形的内线路图案，其一端系透过第二基板对之上基板导电孔与第一基板对的下基板之外线路图案另端之导电孔连接；第三基板对的上基板上端面系形成一非封闭之矩形的外线路图案，其一端系透过第二基板对之下基板导电孔与第二基板对的上基板之外线路图案另端之导电孔连接，另一端则延伸至上基板边缘；又，第三基板对的下基板上端面同样形成一非封闭之矩形的内线路图案，其一端系透过第三基板对之上基板导电孔与第二基板对的下基板之外线路图案另端之导电孔连接，而第三基板对之下基板的内线路图案另端则延伸至下基板的边缘。3.如申请专利范围第而或2项所述之易估算耦合量补偿值之积层共模滤波器，各基板对之外、内线路图案线宽均等。4.如申请专利范围第3项所述之易估算耦合量补偿值之积层共模滤波器，各基板对之外、内线路图案之间的轴向距离为正值。5.如申请专利范围第3项所述之易估算耦合量补偿值之积层共模滤波器，各基板对之外、内线路图案之间的轴向距离为零。6.如申请专利范围第3项所述之易估算耦合量补偿值之积层共模滤波器，各基板对之外、内线路图案之间的轴向距离为负值。7.如申请专利范围第1、2或3项所述之易估算耦合量补偿值之积层共模滤波器，各基板对之外、内线路图案的同一线段系形成一弯曲部。8.如申请专利范围第7项所述之易估算耦合量补偿值之积层共模滤波器，各基板对之外、内线路图案之间的轴向距离为正值。9.如申请专利范围第7项所述之易估算耦合量补偿值之积层共模滤波器，各基板对之外、内线路图案之间的轴向距离为零。10.如申请专利范围第7项所述之易估算耦合量补偿值之积层共模滤波器，各基板对之外、内线路图案之间的轴向距离为负值。11.如申请专利范围第7项所述之易估算耦合量补偿值之积层共模滤波器，该弯曲部线宽较该线段的其余线宽大。12.如申请专利范围第1、2或3项所述之易估算耦合量补偿值之积层共模滤波器，各基板对之外线路图案的其一线段系向内延伸一内区块，又内线路图案的相对线段亦同向延伸出一外区块，该外区块系大于内区块。13.如申请专利范围第12项所述之易估算耦合量补偿值之积层共模滤波器，各基板对之外、内线路图案之间的轴向距离为正值。14.如申请专利范围第13项所述之易估算耦合量补偿值之积层共模滤波器，各基板对之外、内线路图案之间的轴向距离为零。15.如申请专利范围第14项所述之易估算耦合量补偿值之积层共模滤波器，各基板对之外、内线路图案之间的轴向距离为负值。图式简单说明：第一图：系本创作一较佳实施例的立体分解图。第二A图：系本创作另一较实施之一基板对组合俯视平面图。第二B图：系本创作又一较实施之一基板对组合俯视平面图。第二C图：系本创作再一较实施之一基板对组合俯视平面图。第三A图：系本创作另一较实施之一基板对组合俯视平面图。第三B图：系本创作又一较实施之一基板对组合俯视平面图。第四图：系本创作再一较实施之一基板对组合俯视平面图。第五A图：系本创作另一较实施之一基板对组合俯视平面图。第五B图：系本创作又一较实施之一基板对组合俯视平面图。第六图：系本创作于特定时间范围中量测阻抗值之特性曲线图。第七图：系既有积层共模滤波器于特定时间范围中量测阻抗值之特性曲线图。