| 主权项 |
1.一种相位差调整方法,系为针对具备复数片端子卡及IC座,上述各端子卡具备将试验图案讯号供给到被试验IC的驱动器,及将从被试验IC的呼应输出讯号与所定値进行逻辑比较的比较手段之IC试验装置,调整各端子卡的相位差之方法;其特征为含有:将上述端子卡当中的任何1个所具备的比较手段定为基准检出手段之阶段;及在被装着到上述IC座时对于具备上述基准检出手段的端子卡,透过上述IC座导电连接其他端子卡当中的至少1个之虚拟装置准备复数个之阶段;及将上述复数个虚拟装置依顺装着到上述IC座后将上述其他端子卡全部依顺连接到上述基准检出手段,将上述各端子卡的驱动器之驱动时刻调整到上述基准检出手段的检出时间之阶段等之相位差调整方法。2.如申请专利范围第1项之相位差调整方法,其中进而含有:将被调整到上述基准检出手段的检出时间之各端子卡驱动器的任何1个定为基准驱动器之阶段;及透过有关从该基准驱动器所输出的驱动讯号之虚拟装置供给到其他的端子卡,将各端子卡的比较手段之检出时间调整到上述基准驱动器的驱动时间之阶段等之相位差调整方法。3.一种使用于申请专利第1或2项的相位差调整方法之虚拟装置,其特征为:内藏有当被装着到上述IC座时将上述IC座的1个特定端子连接到其他的至少1个端子之至少1条配线。4.如申请专利范围第1或2项之相位差调整方法,其中上述各端子卡的比较手段系为判定被试验IC所输出的回应输出讯号是否具有所定的L逻辑电压或是所定的H逻辑电压之电压比较器;将上述各端子卡的驱动器之驱动时间调整到上述基准检出手段的检出时间之阶段,系为测定上述端子卡的驱动器所输出的驱动讯号之上昇及下降时间,将上述各端子卡的驱动器之驱动时间调整到这些测定过之时间的中心値。5.如申请专利范围第1或2项之相位差调整方法,其中上述端子卡片数与上述IC座的端子个数同数;上述复数个虚拟装置分别内藏有1条当被装着到上述IC座时,将上述IC座的将连接具备上述基准检出手段的端子卡之端子连接到其他的1个端子之配线。图式简单说明:第一图系为为了说明本发明相位差调整方法及使用于此方法之虚拟装置其IC试验装置的含有端子卡的部分之电路方块图。第二图系为表示使用于本发明相位差调整方法之虚拟装置的实施例之平面图。第三图系为为了说明去过的相位差调整方法其IC试验装置的含有端卡的部分之电路方块图。第四图系为供以说明第3图所示电路的动作之波形图。第五图系为表示第三图所示电路当中的基准电压比较器的一具体例之电路连接图。第六图系为为了说明第五图所示基准电压比较器的动作之波形图。第七图系为为了说明过去的相位差调整方法当中的驱动器侧之相位差调整方法的波形图。第八图系为为了说明过去的相位差调整方法当中的电压比较器侧之相位差调整方法其含有端子卡的部分之电路方块图。第九图系为为了说明第八图所示电路的动作之波形图。 |
