| 主权项 |
1.一种主动像素感测器,包含:一互补型金属氧化半导体基材,其具有在复数的行与栏中所形成的复数像素;其中该等每一像素系进一步包含一光感测器,其具有与该光感测器有关的主动电路元件;与每行像素有关的至少两控制滙流排;及其中一特定行的该等其中一控制滙流排系执行一不同行的该等其中一控制滙流排的功能。2.如申请专利范围第1项之主动像素感测器,其中该等至少两控制滙流排系进一步包含一行选择滙流排及一重置滙流排。3.如申请专利范围第2项之主动像素感测器,其中该目前所读取的一行之行选择滙流排系当作所要读取下一行的重置闸极滙流排的功能。4.如申请专利范围第1项之主动像素感测器,其中当作另一行的控制滙流排功能的该控制滙流排系该等每一行的一重置滙流排。5.如申请专利范围第1项之主动像素感测器,其中该至少两控制滙流排系进一步包含一行选择滙流排及一转移闸极滙流排。6.如申请专利范围第5项之主动像素感测器,其中目前所要读取的一行的行选择滙流排系当作所要读取下一行的该转移闸极滙流排功能。7.如申请专利范围第1项之主动像素感测器,其中该至少两控制滙流排系进一步包含一转移闸极滙流排及一重置闸极滙流排。8.如申请专利范围第7项之主动像素感测器,其中目前所读取的一行之该转移闸极滙流排是当作所要读取下一行的该重置闸极滙流排功能。9.如申请专利范围第1项之主动像素感测器,其中该等主动电路元件系进一步包含一源极跟随器放大器,该源极跟随器放大器在操作上系连接至该光感测器。10.一种主动像素感测器,包含:一半导体基材,其具有在复数行与栏中所形成的复数像素,其中该等每一像素具有预有与该像素有关的至少一主动电路元件,而每个像素具有可从入射光产生电子的一光感测器;装置,用以在连续顺序读出像素行;至少两信号滙流排,其系与每行像素有关,以致于该等每一信号滙流排可在像素中控制一不的功能;及一滙流排结构,其系将连续顺序的一第一行之该等其中一信号滙流排连接至连续顺序的一第二行之该等其中一信号滙流排,其中该第二行会在连续顺序的第一之后读取。11.如申请专利范围第10项之主动像素感测器,其中该至少两信号滙流排系两重置闸极滙流排。12.如申请专利范围第10项之主动像素感测器,其中该至少两信号滙流排系进一步包含一行选择滙流排及一重置滙流排,而其中一目前所读取行的该行选择滙流排系当作所要读取下一行的该重置闸极滙流排。13.如申请专利范围第10项之主动像素感测器,其中该至少两信号滙流排系进一步包含一转移闸极滙流排及一行选择滙流排,而其中一目前所读取行的该行选择滙流排系当作所要读取下一行的该转移闸极滙流排功能。14.如申请专利范围第10项之主动像素感测器,其中该至少两信号滙流排系进一步包含一转移闸极滙流排及一重置滙流排,而其中一目前所要读取行的该转移闸极滙流排系当作所要读取下一行的该重置闸极滙流排功能。15.一种主动像素感测器,其包含:一半导体基材,其具有在复数行与栏中所形成的复数像素;其中该等每一像素具有一光感测器元件;一转移闸极,其具有毗连该光感测器元件的一第一端;一电荷感测区域,其毗连相对于该第一端的该转移闸极之一第二端;及至少一主动电路元件,该主动电路元件是与像素有关而且耦合至该电荷感测区域;装置,用以一连续顺序读出该像素行;至少两信号滙流排,其系与每行的像素有关;及一滙流排结构,该结构系使用与下一行所读取的一第二行有关的该等其中一信号滙流排来连接于目前所要读取之一第一行中的该等其中一信号滙流排。16.如申请专利范围第15项之主动像素感测器,其中该至少两信号滙流排系两重置闸极滙流排。17.如申请专利范围第15项之主动像素感测器,其中该至少两信号滙流排系进一步包含一行选择滙流排及一重置闸极滙流排。18.如申请专利范围第17项之主动像素感测器,其中一目前所要读取行的该行选择滙流排系当作所要读取下一行的该重置闸极滙流排功能。19.如申请专利范围第17项之主动像素感测器,其中该至少两信号滙流排系进一步包含一行选择滙流排及一转移闸极滙流排,而一目前所要读取行的该选择滙流排系当作所要读取下一行的该转移闸极滙流排功能。20.如申请专利范围第17项之主动像素感测器,其中该至少两信号滙流排系进一步包含一转移闸极滙流排及一重置闸极滙流排,而一目前所要读取行的该转移闸极选择滙流排系当作所要读取下一行的该重置闸极滙流排功能。图式简单说明:第一图a是一先前技艺像素设计的一电路图;第一图b系描述第一图a的先前技艺像素设计之典型设计上视图;第二图是在第一图a和第一图b中所显示的像素时序图;第三图是本发明的一较佳具体实施例电路图;第四图系描述本发明的一具体实施例设计上视图;第五图是本发明的一方法的时序图;第六图是本发明的另一较佳具体实施例电路图;第七图是本发明的另一具体实施例电路图;第八图系描述在第七中所显示的较佳具体实施例设计上视图;第九图是如第十图所显示的本发明具体实施例之时序图;第十图是本发明的另一具体实施例电路图。 |
