| 主权项 |
1.一种在一电脑控制图形显示系统中之电路,该系 统具有一记忆体单元用于包含图形基元之纹理映 像映对操作用之纹理映像资料、该电路撷取纹理 映像资料,该电路包含; 一快取记忆体,包含该记忆体单元纹理映像资料之 最近存取纹理映像资料; 一快取记忆体检视电路,其耦合至一快取记忆体控 制器电路,以决定一收到之纹理映像位址相对于该 快取记忆体内容是一符合位址或一不符位址; 一先入先出(FIFO)记忆体,其耦合至该快取记忆体检 视电路,以储存多个收到之纹理映像位址;以及 一快取记忆体控制器电路,其耦合至该记忆体单元 、该FIFO记忆体及该快取记忆体,该快取记忆体控 制器电路(1)由该记忆体单元取出第一纹理映像资 料储存于该快取记忆体,该第一纹理映像资料和储 存于该FIFO记忆体一第一位置之纹理映像不符位址 对应,及该快取记忆体控制器电路(2)同时提供储存 于该快取记忆之体第二纹理映像资料,该第二纹理 映像资料和储存于该FIFO一第二位置之纹理映像符 合位址对应。2.如申请专利范围第1项之电路,其中 该FIFO记忆体该第一位置包含较包含于该第二位置 之资料早收到之资料。3.如申请专利范围第1项之 电路,其中该快取记忆体是一16组完全相关之快取 记忆体。4.如申请专利范围第1项之电路,其中该快 取记忆体大小是1k位元组。5.如申请专利范围第1 项之电路,另外包含一位址产生电路和该快取记忆 体检视电路,该位址产生电路产生分别和翻译之图 形基元对应之接收纹理映像位址。6.如申请专利 范围第1项之电路,其中该FIFO记忆体亦在该定义之 期间接收及储存纹理映像符合位址,其中该快取记 忆体控制器电路由该记忆体单元取出该第一纹理 映像资料储存于该快取记忆体。7.如申请专利范 围第1项之电路,另外包含一纹理滤波器电路和该 快取记忆体控制器电路耦合,该纹理滤波器电路处 理该快取记忆体控制器电路供应之纹理映像资料 。8.一种电脑控制图形显示系统,具有一主处理器 以执行指定及处理资料,一滙流排和该主处理器耦 合,一显示萤幕显示图形影像,及一撷取纹理映像 资料之电路,该电路包含: 一记忆体单元,包含用于图形基元纹理映像操作之 纹理映像资料; 一纹理映像快取记忆体,包含该记忆体单元该纹理 映像资料之最近存取纹理映像资料; 一快取记忆体检视电路和一快取记忆体控制器电 路耦合,以决定一收到之理映像位址相对于该快取 记忆体内容是一符合位址或一不符位址; 一FIFO记忆体,和该快取记忆体检视电路耦合,以储 存多个收到之纹理映像位址;以及 一快取记忆体控制器电路和该记忆体单元、该FIFO 记忆体、及该快取记忆体耦合,该快取记忆体控制 器电路(1)在一取出期间,由该记忆体单元取出第一 纹理映像资料,储存于该纹理映像快取记忆体,该 第一纹理映像资料和储存于该FIFO记忆体一第一位 置之纹理映像不符位址对应,及该快取记忆体控制 器电路(2)亦在该第一取出期间提供储存于该纹理 映像快取记忆体之第二纹理映像资料,该第二资地 图资料和储存于该FIFO记忆体一第二位置之第一纹 理映像符合位址对应,该第一纹理映像符合位址在 该纹理映像不符位址后由该FIFO记忆体接收。9.如 申请专利范围第8项之系统,其中该快取记忆体控 制器亦在该取出期间提供储存于该纹理映像快取 记忆体之第三纹理映像资料,该第三纹理映像资料 和储存于该FIFO记忆体一第三位置之第二纹理映像 符合位址对应,该第二纹理映像符合位址在该纹理 映像不符位址后由该FIFO记忆体接收。10.如申请专 利范围第8项之系统,另外包含一位址产生电路和 该快取记忆体检视电路耦合,该位址产生电路产生 分别和图形基元对应之接收纹理映像位址。11.如 申请专利范围第8项之系统,其中该FIFO记忆体亦在 该取出期间接收及储存纹理映像符合位址。12.如 申请专利范围第8项之系统,其中该纹理映像快取 记忆体是一16组完全相关快取记忆体。13.如申请 专利范围第8项之系统,其中该纹理映像快取记忆 体大小是1k位元组。14.如申请专利范围第8项之系 统,另外包含一纹理滤波器电路和该快取记忆体控 制器电路耦合,该纹理滤波器电路处理该快取记忆 体控制器供应之纹理映像资料。15.一种在一电脑 控制图形显示系统撷取纹理映像资料之方法,该方 法包含如下步骤: a)在一记忆体单元储存纹理映像资料,该纹理映像 资料用于图形基元之纹理映像操作; b)在一快取记忆体储存记忆体单元该纹理映像资 料最近存取之纹理映像资料; c)决定相对于该快取记忆体内容,一特定纹理映像 位址是一符合位址或一不符位址; d)在一FIFO记忆体储存多个收到之纹理映像位址,及 在相关之纹理映像资料由该快取记忆体供应时由 该FIFO记忆体底部移去个别之储存纹理映像位址; 以及 e)在一取出期间,使用一快取记忆体控制器电路由 该记忆体单元取出第一纹理映像资料储存于该快 取记忆体,该第一纹理映像资料和储存于该FIFO记 忆体一第一位置之纹理映像不符位址对应;以及 f)在该取出期间,使用该快取记忆体控制器提供储 存于该快取记忆体之第二纹理映像资料,该第二纹 理映像资料和储存于该FIFO记忆体一第二位置之一 第一纹理映像符合位址对应,该第一纹理映像符合 位址在该纹理映像不符位址后由该FIFO记忆体接收 。16.如申请专利范围第15项之方法,另外包含使用 该快取记忆体控制器在该取出期间提供储存于该 快取记忆体之第三纹理映像资料之步骤,该第三纹 理映像资料和储存于该FIFO记忆体一第三位址之第 二纹理映像符合位址对应,该第二纹理映像符合位 址在该纹理映像不符位址后由该FIFO记忆体接收。 17.如申请专利范围第15项之方法,另外包含在该取 出期间接收及储存该FIFO记忆体之纹理映像符合位 址之步骤。18.如申请专利范围第15项之方法,另外 包含使用一纹理滤波器电路处理该快取记忆体控 制器电路供应之纹理资料之步骤。19.如申请专利 范围第15项之方法,另外包含停止该上述步骤d)之 步骤,提供一纹理映像不符位址由该FIFO记忆体接 收,及该FIFO记忆体中已储存另一纹理映像不符位 址。20.如申请专利范围第15项之方法,另外包含停 止该上述步骤d)之步骤,提供一到达该FIFO记忆体底 部之纹理映像不符位址而其对应纹理映像资料尚 未由该记忆体提供。图式简单说明: 第一图是依照本发明一电脑控制图形显示系统方 块图。 第二图是依照本发明一电脑控制图形显示系统之3 D图形子系统方块图。 第三图是依照本发明该图形单元之纹理映像资料 存取(TDA)电路方块图。 第四图A及第四图B分别说明置于本发明该纹理映 像位址(TMA)FIFO记忆体单元顶登录之一纹理映像资 料要求不符位址及纹理映像要求符合位址。 第五图A及第五图B分别说明在第四图A及第四图B该 FIFO架构后,一纹理映像资料要求符合位址置于该 纹理映像位址FIFO记忆体单元顶登录。 第六图A说明因本发明该快取记忆体控制器接收第 (n+1)个未处理不符位址而造成一第一纹理引擎停 止状况。 第六图B说明因一不符位址到达该纹理映像位址 FIFO记忆体单元,但该快取记忆体控制器尚未完成 其资料取出作用而造成一第二纹理引擎停止状况 。 第七图A说明纹理映像位址FIFO记忆体单元之一FIFO 架构,其中取得纹理资料提供给为该纹理映像位址 FIFO记忆体单元最旧位址之不符位址。 第七图B说明第七图A所示该纹理映像位址FIFO记忆 体单元之FIFO架构,其中一第(n+1)个误失位址同时进 入该纹理映像位址FIFO记忆体单元。 第七图C、第七图D、第七图E及第七图F分别说明储 存于该记忆体快取记忆体之一第一、第二、第三 及第四符合位址之纹理资料供应和储存于该纹理 映像位址FIFO记忆体单元一较高登录之不符位址资 料取出作用处理同时进行。 第七图G说明在第七图B至第七图F之该不符位址资 料取出作用处理中,接着接收之符合位址置于该纹 理映像位址FIFO记忆体单元上部份。 第八图说明将纹理资料符合及不符位址置于该纹 理映像位址FIFO记忆体单元之本发明作用流程图步 骤。 第九图说明将纹理资料符合及不符位址由该纹理 映像位址FIFO记忆体单元移去之本发明作用流程图 步骤。 |
