发明名称 Manifold array processor
摘要 어레이 프로세서는 직사각형 어레이 내에 반복적으로 조합되는 클러스터 내에 배열된 처리 요소를 포함한다. 각각의 클러스터는 퇴소한 2개의 다른 클러스터의 처리 요소와 양호하게 통신하는 처리 요소로 형성된다. 부수적으로, 각각의 내부 클러스터 통신 경로는 상호 배타적인데, 즉 각각의 경로는 북쪽 및 서쪽, 남쪽 및 동쪽, 북쪽 및 동쪽, 또는 남쪽 및 서쪽 통신을 달성한다. 데이터 경로의 상호 배타성으로 인해, 각 클러스터의 처리 요소들 사이의 통신은 단일 내부 클러스터 경로 내에 조합될 수 있다. 즉, 다른 클러스터를 가지는 북쪽 및 동쪽으로 통신하는 클러스터로부터의 통신은 하나의 경로 내에 조합될 수 있으므로, 경로에 필요한 배선을 절반이나 제거할 수 있다. 부수적으로, 최대 통신 경로의 길이는 종래의 토러스 어레이에서와 같이 어레이의 전체 규모에 의해 직접 결정되지 않는다. 오히러, 최장 통신 경로는 내부 클러스터 공간에 의해서만 제한된다. 한가지 수행에 있어서, N x N 토러스의 전치 요소는 클러스터 내에 조합되고, 내부 클러스터 통신 경로를 통해 서로 통신한다. 슬라이스 전치 요소는 서로가 직접 접속부를 가지고 있고, 전치 연산 레이턴시는 이러한 방식으로 제거된다. 부수적으로, 각각의 PE는 단일 송신 포트 및 단일 수신 포드를 가질 수 있다. 결과적으로, 개별 PE는 어레이의 연구로부터 해제된다.
申请公布号 KR20010014381(A) 申请公布日期 2001.02.26
申请号 KR19997012547 申请日期 1999.12.30
申请人 밥스 인코포레이티드 发明人 페카넥,제랄드,지.;쿠락,찰스,더블유.쥬니어
分类号 G06F15/173;G06F15/80 主分类号 G06F15/173
代理机构 代理人
主权项
地址