发明名称 具有铜配线膜之半导体装置的制造方法
摘要 在制造半导体装置的方法中,以金属镶嵌法在一层间绝缘膜中形成一铜配线膜。在该铜配线膜与该层间绝缘膜上形成一绝缘保护膜。接着,在该绝缘保护膜中形成一开口。之后,在该绝缘保护膜上沈积一包含Al的膜以填满该开口。在此情况下,该包含Al的膜可被图案化。另外,可以对该包含Al的膜执行CMP(化学机械研磨)法,以将该包含Al的膜镶嵌在该开口。
申请公布号 TW423076 申请公布日期 2001.02.21
申请号 TW087116767 申请日期 1998.10.08
申请人 电气股份有限公司 发明人 大西秀明
分类号 H01L21/3205 主分类号 H01L21/3205
代理机构 代理人 周良谋 新竹巿东大路一段一一八号十楼;周良吉 台北市长春路二十号三楼
主权项 1.一种半导体装置的制造方法,包含以下步骤:以金属镶嵌法在一层间绝缘膜中形成一铜配线膜;在该铜配线膜与该层间绝缘膜上形成一绝缘保护膜;在该绝缘保护膜中形成一开口;与在该绝缘保护膜上沈积一包含Al的膜以填满该开口。2.如申请专利范围第1项所述之制造方法,尚包含将该包含Al的膜图案化的步骤。3.如申请专利范围第1项所述之制造方法,尚包含对该包含Al的膜执行CMP(化学机械研磨)法的步骤,以将该包含Al的膜镶嵌在该开口。4.如申请专利范围第1至3项任一项所述之制造方法,其中该包含Al的膜系从包含Al、Al-Si与Al-Si-Cu的族群中所选出。5.如申请专利范围第1至3项任一项所述之制造方法,其中该形成铜配线膜的步骤尚包含以一膜包围该铜配线膜在该开口之外的整个表面,以避免铜原子扩散。6.如申请专利范围第5项所述之制造方法,其中用以避免铜原子扩散的该膜系由氮化物膜所构成。7.如申请专利范围第1至3项任一项所述之制造方法,其中在该绝缘保护膜中形成一开口的该步骤尚包含在该开口形成之后以乾式蚀刻法从该铜膜移除铜氧化物。8.如申请专利范围第7项所述之制造方法,其中该乾式蚀刻为使用经稀释之HF气体与H(hfac)气体的O2电浆蚀刻。9.如申请专利范围第1至3项任一项所述之制造方法,其中该开口为用于Al焊垫的一开口。10.一种半导体装置的制造方法,包含以下步骤:以金属镶嵌法在一层间绝缘膜中形成一铜配线膜,同时以一膜包围该铜配线膜在顶面之外的整个表面,以避免铜原子扩散;在该铜配线膜与该层间绝缘膜上形成一绝缘保护膜;在该绝缘保护膜中形成一开口;在该绝缘保护膜上沈积一包含Al的膜以填满该开口;与将该包含Al的膜图案化以形成一焊垫。11.如申请专利范围第10项所述之制造方法,其中该包含Al的膜系从包含Al、Al-Si与Al-Si-Cu的族群中所选出。12.如申请专利范围第10项所述之制造方法,其中用以避免铜原子扩散的该膜系由氮化物膜所构成。13.如申请专利范围第10项所述之制造方法,其中在该绝缘保护膜中形成一开口的该步骤尚包含在该开口形成之后以乾式蚀刻法从该铜膜移除铜氧化物。14.如申请专利范围第13项所述之制造方法,其中该乾式蚀刻为使用经稀释之HF气体与H(hfac)气体的O2电浆蚀刻。15.一种半导体装置的制造方法,包含以下步骤:以金属镶嵌法在一层间绝缘膜中形成一铜配线膜,同时以一膜包围该铜配线膜在顶面之外的整个表面,以避免铜原子扩散;在该铜配线膜与该层间绝缘膜上形成一绝缘保护膜;在该绝缘保护膜中形成一开口;在该绝缘保护膜上沈积一包含Al的膜以填满该开口;与对该包含Al的膜执行CMP(化学机械研磨)法,以将该包含Al的膜镶嵌在该开口。16.如申请专利范围第15项所述之制造方法,其中该包含Al的膜系从包含Al、Al-Si与Al-Si-Cu的族群中所选出。17.如申请专利范围第15项所述之制造方法,其中用以避免铜原子扩散的该膜系由氮化物膜所构成。18.如申请专利范围第15项所述之制造方法,其中在该绝缘保护膜中形成一开口的该步骤尚包含在该开口形成之后以乾式蚀刻法从该铜膜移除铜氧化物。19.如申请专利范围第18项所述之制造方法,其中该乾式蚀刻为使用经稀释之HF气体与H(hfac)气体的O2电浆蚀刻。图式简单说明:第一图为第1习用法所制造之半导体装置的横剖面图。第二图为第2习用法所制造之半导体装置的横剖面图。第三图为说明依照本发明第1实施例之制造法所制造之半导体装置之结构的横剖面图。第四图A-第四图E为依照本发明第1实施例之制造法所制造之半导体装置的横剖面图。第五图为说明依照本发明第2实施例之制造法所制造之半导体装置之结构的横剖面图。
地址 日本