| 主权项 |
1.一种制造半导体元件的方法,该方法至少包含下列步骤:形成第一氧化层于底材上;形成复晶矽层于该第一氧化层上;形成复晶矽化金属层于该复晶矽层上,该复晶矽化金属层系作为导电结构;形成氮化矽层于该导电结构上;形成光阻图案于该氮化矽层上;蚀刻一部份的该氮化矽层以及一部份的该导电层,以裸露出一部份的该复晶矽层,此蚀刻步骤系以该光阻图案作为遮罩;选择性蚀刻该经蚀刻复晶矽化金属层,以形成退缩之复晶矽化金属层,该退缩之复晶矽化金属层的宽度小于该经蚀刻氮化矽层宽度;蚀刻该复晶矽层直到裸露出部分的该第一氧化层,以形成复层结构;以及形成间隙壁(spacer)于该复层结构侧壁上,以形成该半导体元件,该退缩之复晶矽化金属层的侧壁在一氧化步骤之后,被阻止以致不能突出该间隙壁。2.如申请专利范围第1项之方法更包含形成第二氧化层于该复晶矽化金属层上,以结合该复晶矽化金属层而形成该导电结构,该第二氧化层在形成该退缩之复晶矽化金属层的该选择性蚀刻步骤之后,被进一步蚀刻。3.如申请专利范围第2项之方法,其中上述之进一步蚀刻第二氧化层的方法系利用经稀释的HF/BOE(Buffer Oxide Etching)溶液。4.如申请专利范围第1项之方法,其中上述之选择性蚀刻步骤系利用比例大约为1:1:5至1:5:20的NH3/H2O2/H2O溶液。5.如申请专利范围第1项之方法,其中上述之间隙壁至少包含氮化矽。6.一种制造半导体元件的方法,该方法至少包含下列步骤:形成第一氧化层于底材上;形成复晶矽层于该第一氧化层上;形成复晶矽化金属层于该复晶矽层上,该复晶矽化金属层系作为导电结构;形成氮化矽层于该导电结构上;形成光阻图案于该氮化矽层上;蚀刻一部份的该氮化矽层以裸露出一部份的该复晶矽化金属层,此蚀刻步骤系以该经蚀刻的氮化矽层作为遮罩;拨除该光阻图案;等向性的蚀刻该经蚀刻复晶矽化金属层,以于该经蚀刻的氮化矽层下方之该复晶矽化金属层中形成底切,经过等向性蚀刻的复晶矽化金属层之顶宽度小于经蚀刻的氮化矽层之宽度;非等向性蚀刻该经过等向性蚀刻的复晶矽化金属层;蚀刻该复晶矽层直到裸露出部分的该第一氧化层,以形成复层结构;以及形成间隙壁(spacer)于该复层结构侧壁上,以形成该半导体元件,该退缩之复晶矽化金属层的侧壁在一氧化步骤之后,被阻止以致不能突出该间隙壁。7.如申请专利范围第6项之方法更包含形成第二氧化层于该复晶矽化金属层上,以结合该复晶矽化金属层而形成该导电结构,该第二氧化层被以该氮化矽层为遮罩进行第一次蚀刻,该第二氧化层在用以蚀刻该复晶矽化金属的等向蚀刻步骤之后,被进一步蚀刻,该底切存在于/介于该等向性蚀刻的复晶化金属层和该第二氧化层之间。8.如申请专利范围第6项之方法,其中上述之进一步蚀刻第二氧化层的方法系利用经稀释的HF/BOE(Buffer Oxide Etching)溶液。9.如申请专利范围第6项之方法,其中上述之选择性蚀刻步骤系利用比例大约为1:1:5至1:5:20的NH3/H2O2/H2O溶液。10.如申请专利范围第6项之方法,其中上述之间隙壁至少包含氮化矽。图式简单说明:第一图A显示的是在导电结构(矽化钨层)被蚀刻之前,半导体元件之习知结构的剖面图;第一图B显示的是在形成复层结构之后,半导体元件之习知结构的剖面图;第一图C显示的是在复层结构的侧壁上形成间隙壁之后,半导体元件之习知结构的剖面图;第一图D显示的是使用自对准技术,并且于接触窗中形成导电图案后,半导体元件之习知结构的剖面图;第二图A显示的是依据本发明的一较佳实施例,在导电结构(矽化钨层)被蚀刻之前,半导体元件之剖面图;第二图B显示的是依据本发明的一较佳实施例,在形成复晶矽化金属层并加以图案化(pattern)之后,半导体元件之结构剖面图;第二图C显示的是依据本发明的一较佳实施例,在可选择要不要形成的第二氧化层被进一步蚀刻,并且复晶矽层也被蚀刻而形成复层结构之后,半导体元件之结构剖面图;第二图D显示的是依据本发明的一较佳实施例,形成间隙壁于复层结构侧壁,并且因为后续的氧化制程而在复层结构侧壁上产生复晶矽化金属突出物之后,半导体元件之结构剖面图;第二图E显示的是依据本发明的一较佳实施例,在形成介电层于半导体元件上之后之结构剖面图;第三图A显示的是依据本发明的另一较佳实施例,在导电结构(矽化钨层)被蚀刻之前,半导体元件之剖面图;第三图B显示的是依据本发明的另一较佳实施例,在形成复晶矽化金属层并加以图案化(pattern)之后,半导体元件之结构剖面图;第三图C显示的是依据本发明的另一较佳实施例,在可选择要不要形成的第二氧化层被进一步蚀刻,并且复晶矽层也被蚀刻而形成复层结构之后,半导体元件之结构剖面图;第三图D显示的是依据本发明的另一较佳实施例,形成间隙壁于复层结构侧壁,并且因为后续的氧化制程而在复层结构侧壁上产生复晶矽化金属突出物之后,半导体元件之结构剖面图;以及第三图E显示的是依据本发明的另一较佳实施例,在形成介电层于半导体元件上之后之结构剖面图。 |
