主权项 |
1.一种半导体装置,系至少具有半导体基板,及于该半导体基板上所形成之电晶体,及于上述半导体基板上所形成之电容器部;其特征为:上述电容器部,系至少具备有粗面化矽膜、及电介质膜,及具有导电性之电极膜,于上述粗面化矽膜与电介质膜之间形成导电膜。2.一种半导体装置,系至少具有半导体基板,及于该半导体基板上所形成之电晶体,及于上述半导体基板上所形成之电容器部;其特征为:上述电容器部,系至少具备有粗面化矽膜、及电介质膜,及具有导电性之电极膜,于上述粗面化矽膜与电介质膜之间,形成有具有导电性矽膜。3.如申请专利范围第1项之半导体装置,其中上述导电膜系含有钨、钽、氮化钛、氮化钨、氧化钛、铂、钌、铱、氧化钌中任何一种。4.一种半导体装置,系至少具有半导体基板,及于该半导体基板上所形成之电晶体,及于上述半导体基板上所形成之电容器部;其特征为:上述电容器部,系至少具备有第1之矽膜、及电介质膜,及具有导电性之电极膜,于上述介质膜之下层,存在有第1矽膜,更于第1矽膜之下层形成有第2矽膜,于第1矽膜与电介质膜之界面,而10nm以上之曲率。5.一种半导体装置,系至少具有半导体基板,及于该半导体基板上所形成之电晶体,及于上述半导体基板上所形成之电容器部;其特征为:上述电容器部,系至少具备有矽膜、及电介质膜,及具有导电性之电极膜,上述电介质膜之下层存在有导电膜,更于上述导电膜之下层形成有上述矽膜。6.一种半导体装置,系至少具有半导体基板,及于该半导体基板上所形成之电晶体,及于上述半导体基板上所形成之电容器部;其特征为:上述电容器部,系至少具备有矽膜、及电介质膜,及具有导电性之电极膜,上述电介质膜之下层存在有导电膜,更于上述导电膜之下层形成有上述矽膜,上述导电膜与上述电介质膜之界面,具有10nm以上之曲率。7.如申请专利范围第5项之半导体装置,其中上述导电膜系含有钨、钽、氮化钛、氧化钨、氧化钛、铂、钌、铱、氧化钌中任何一种。8.一种半导体装置,系至少具有半导体基板,及于该半导体基板上所形成之电晶体,及于上述半导体基板上所形成之王冠型电容器部;其特征为:上述王冠型电容器部,系至少具备有下部电极膜、及电介质膜,及上部电极膜,上述王冠型电容器部之上端部,系成为直线状之边,该边系与上述半导体基板之上述电晶体所形成之面大约平行。9.一种半导体装置,系至少具有半导体基板,及于该半导体基板上所形成之电晶体,及于上述半导体基板上之层间绝缘膜中所形成之地沟型电容器部;其特征为:上述地沟型电容器部,系于含有矽之下部电极与电介质膜之间,具备有含有钨、钽、氮化钛、氮化钨、氧化钛、铂、钌、铱、氧化钌中任何一种之导电膜。10.一种半导体装置,系至少具有半导体基板,及于该半导体基板上所形成之电晶体,及于上述半导体基板上所形成之电容器部;其特征为:上述电容器部,系至少具备有粗面化矽膜、及电介质膜,及具有导电性之电极膜,与上述介质膜相邻之电极膜之界面之曲率为10nm以上。11.一种半导体装置,系至少具有半导体基板,及于该半导体基板上所形成之电晶体,及于上述半导体基板上所形成之地沟型电容器部;其特征为:上述地沟型电容器部,系至少具备有下部电极膜、及电介质膜、上部电极膜,上述地沟型电容器部之上端部,系成为直线状之边,该边系与上述半导体基板之上述电晶体所形成之面大约平行。12.一种半导体装置,系至少具有半导体基板,及于该半导体基板上所形成之电晶体,及于上述半导体基板上所形成之地沟型电容器或王冠型电容器部;其特征为:上述电容器部,系至少具备有含有粗面化矽膜之下部电极、及电介质膜、及上部电极膜,上述电容器部之下部电极上端部,系成为直线状之边,上述上端部系没有粗面化矽膜所造成之凹凸。13.一种半导体装置之制造方法,该半导体装置至少具备有半导体基板,及于该半导体基板上所形成之电晶体,及于上述半导体基板上所形成之电容器部之;其特征为:形成下部电极之后,于该下部电极之表面形成粗面化矽膜;于上述粗面化矽膜之上面形成上部矽膜;于上述上部矽膜之上面形成电介质膜;于上述电介质膜之上面形成上部电极,然后形成上述电容器部。14.一种半导体装置之制造方法,该半导体装置系至少具备有半导体基板,及于该半导体基板上所形成之电晶体,及于上述半导体基板上所形成之电容器部之;其特征为:于形成下部电极后,将该下部电极之前端,藉由CMP技术,以使与上述半导体基板之上述电晶体所形成之面大约平行之方式予以研磨;于上述下部电极之上部,形成电介质膜:钨、钽、氮化钛、氮化钨、氧化钛、铂、钌、铱、氧化钌。于上述电介质膜之上面形成上部电极,然后形成上述电容器部。图式简单说明:第一图系表示本发明之第一实施型态之半导体装置之剖面模式图。第二图系第一图之主要部位之概略剖面模式图。第三图系本发明之第2之实施型态之半导体装置之主要部位之概略剖面模式图。第四图系本发明之第3实施型态之半导体装置之主要部位之概略剖面模式图。第五图系本发明之第4实施型态之半导体装置之主要部位之概略剖面模式图。第六图系本发明之第5实施型态之半导体装置之主要部位之概略剖面模式图。第七图系第六图之例子之CMP技术之说明图。第八图系本发明之第6实施型态之半导体装置之主要部位之概略剖面模式图。第九图系电容器形状为所谓沟渠状之半导体装置之制造之说明图。第十图系本发明之第7之实施型态之半导体装置之主要部位之模式图。第十一图习知之半导体装置之一例子之概略剖面模式图。第十二图表示习知之半导体装置之其他之例子之概略面模式图。第十三图表示电容器部之曲率与漏电流之关系之图。第十四图系漏电流之发生部分之说明图。第十五图系习知之半导体装置之叶片形状之电容部之剖面模式图。 |