| 主权项 |
1.一种侧向矽控整流器,包括: 一第一型半导体层; 一浮接之第二型半导体层,与该第一型半导体层间 呈一接面; 一第一第一型掺杂区,形成于该第二型半导体层内 ,耦接至一接一接点; 一第一第二型掺杂区,形成于该第一型半导体层内 ;以及 一第二第一型掺杂区,形成于该第一型半导体层内 ,与该第一第二型掺杂区同耦接至一第二接点; 当有一静电放电应力及于该第一接点和该第二接 点间时,该接面便会崩溃致使该侧向矽控整流器开 启导通。2.如申请专利范围第1项所述之该侧向矽 控整流器,其中,该第一型是P型,该第二型是N型。3. 如申请专利范围第2项所述之该侧向矽控整流器, 其中,该第一接点系连接至一积体电路接合垫。4. 如申请专利范围第3项所述之该侧向矽控整流器, 其中,该第二接点系于一般操作下连接至一相对低 电位。5.如申请专利范围第2项所述之该侧向矽控 整流器,其中,该第一接点于一般操作下连接至一 相对高电位。6.如申请专利范围第5项所述之该侧 向矽控整流器,其中,该第二接点于该一般操作下 连接至一相对低电位。7.一种侧向矽控整流器,包 括: 一P型半导体层; 一浮接N型半导体层,与该P型半导体层呈一接面; 一第一P型掺杂区,形成于该N型半导体层内,耦接至 一接一接点; 一第一N型掺杂区,形成于该P型半导体层内;以及 一第二P型掺杂区,形成于该P型半导体层内,与该第 一N型掺杂区同耦接至一第二接点; 当有一静电放电应力及于该第一接点和该第二接 点间时,该接面便会崩溃致使该侧向矽控整流器导 通。8.如申请专利范围第7项所述之该侧向矽控整 流器,其中,该第一接点连接至一积体电路接合垫, 于一般操作下该第二接点连接至一相对低电位。9 .如申请专利范围第7项所述之该侧向矽控整流器, 其中,于一般操作下,该第一接点连接至一相对高 电位,该第二接点连接至一相对低电位。图式简单 说明: 第一图系显示习知侧向矽控整流器制于一半导体 基底内之剖面示意图; 第二图系显示第一图的等效电路图; 第三图系显示根据本发明一较佳实施例制于一半 导体基底内之剖面示意图; 第四图系显示第三图的等效电路图;以及 第五图系显示根据本发明另一较佳实施例的等效 电路图。 |
