| 主权项 |
1.一种电感元件之制造方法,包括: 形成成为绝缘层之制程; 在该绿片之表面形成复数导电性之线圈图案单位 时在该绿片之表面配置复数包含1个该线圈图案单 位之区分单位并将在和该区分单位之长度方向近 似垂直之方向接邻之任意2个线圈图案单位相对于 接邻之区分单位之境界线之中点配置成点对称之 制程; 将点对称地形成复数该线圈图案单位之复数绿片 积层后将用该绿片隔开之上下线圈图案单位连接 成线圈状之制程;以及 将积层后之该绿片烘烤之制程。2.如申请专利范 围第1项之电感元件之制造方法,其中在该绿片之 表面形成复数线圈图案单位时将和该区分单位之 长度方向接邻之任意2个线圈图案单位在各区分单 位内部配置于相同之位置。3.如申请专利范围第1 项之电感元件之制造方法,其中用具有近似平行之 二个线状图案和连接该等线状图案之第1端部之曲 线状图案构成该各线圈图案单位。4.如申请专利 范围第1项之电感元件之制造方法,其中用相对于 分割该区分单位之宽度方向之中心线线对称之图 案构成该各线圈图案单位。5.如申请专利范围第1 项之电感元件之制造方法,其中将复数该绿片积层 成隔着该绿片在积层方向接邻之二个线圈图案单 位相对于分割该区分单位之宽度方向之中心线位 于线对称位置。6.如申请专利范围第1项之电感元 件之制造方法,其中在该厚度3~25m之绿片之表面 形成厚度为绿片厚度之1/3~2/3之线圈图案单位。7. 如申请专利范围第1项之电感元件之制造方法,其 中在该烘烤制程之前具有每该区分单位切割积层 后之该绿片之制程。8.如申请专利范围第1项之电 感元件之制造方法,其中在该烘烤制程之前具有每 复数该区分单位切割程层后之该绿片之制程。9. 一种电感元件,包括。 元件本体,具有复数层绝缘层; 导电性线圈图案单位,在该电感元件之内部在该绝 缘层之间沿着一平面方向形成复数在一平面内接 邻之线圈图案单位系相对于包含各线圈图案单位 之区分单位彼此间之境界线之中点点对称之图案; 以及 连接部,将用该绝缘层隔开之上下之线圈图案单位 连接成线圈状。10.如申请专利范围第9项之电感元 件,其中该各线圈图案单位系相对于分割该区分单 位之宽度方向之中心线线对称之图案。11.如申请 专利范围第9项之电感元件,其中隔着该绝缘层在 上下接邻并连接之二个线圈图案单位系相对于分 割该区分单位之宽度方向之中心线位线对称位置 。图式简单说明: 第一图系表示本发明之一实施形态之电感元件之 部分分解立体图。 第二图A及第二图B系表示在绿片上形成之线圈图 案单位之排列之平面图。 第三图A系表示第二图A及第二图B所示绿片积层后 之线圈图案单位之排列之平面图。 第三图B系沿着第三图A之IIIB–IIIB线之主要部分之 剖面图。 第三图C及第三图D系用以说明积层偏移之主要部 份之剖面图。 第四图A及第四图B系表示本发明之其他实施形态 之线圈图案单位之排列之平面图。 第五图A系表示将第四图A及第四图B所示绿片积层 后之线圈图案单位之排列之平面图。 第五图B系沿着第五图A之VB–VB线之主要部分之剖 面图。 第六图系表示本发明之其他实施形态之电感元件 之主要部分透视立体图。 第七图A及第七图B系表示在本发明之比较例1使用 之绿片表面形成之线圈图案单位之排列之平面图 。 第八图A系表示将第七图A及第七图B所示绿片积层 后之线圈图案单位之排列之平面图。 第八图B沿着第八图A之VIIIB–VIIIB线之主要部分之 剖面图。 第九图A及第九图B系表示在本发明之比较例2使用 之绿片表面形成之线圈图案单位之排列之平面图 。 第十图A系表示将第九图A及第九图B所示绿片积层 后之线圈图案单位之排列之平面图。 第十图B系表示沿着第十图A之XB–XB线之主要部分 之剖面图。 |
