用于模数转换的方法和设备

摘要

根据本发明的一个实施例,提供一种并行SCADC(开关电容模数转换器),其中包括由总时钟相位(Φ)所控制的被动采样技术,以减小采样相位偏移。由于不需要运算放大器来用于采样,因此它非常适合于高速应用中,并且可以在高速并行SC ADC中把与采样相位偏移相关的失真减小20—40dB。

主权项

1．一种具有多个(M)通道的并行模数转换器，每个通道具有被动采样装置(3、7、11)，其中，每个所述采样装置被通道时钟相位(φi)所控制，以及转换器装置，其特征在于，一个对所有所述通道共用的总时钟相位(φ)，用于确定采样时刻，每个所述通道时钟相位(φi)独立于所述总时钟相位(φ)控制每个通道。