| 主权项 |
1.一种具有重置控制功能之微电脑,藉由外部所输入的重置信号而施行重置动作,且上述微电脑包括:中央处理部,施行上述微电脑的总括处理;周边功能部,用以施行既定的动作;周边功能暂存器部,可硬体地重置,而用以设定上述周边功能部的动作;第一旗标,储存依据上述外部重置信号之输入所造成之上述中央处理部的重置动作是否为自上述微电脑之电源切入时最初之重置动作的资讯;以及重置控制部系若表示储存于重置判定旗标之资讯为最初的重置动作,则于被输入外部重置信号时送出硬体地重置上述周边功能暂存器部的暂存器重置信号,而若表示储存于重置判定旗标之资讯非为最初的重置动作,则于被输入外部重置信号时不送出上述暂存器重置信号,藉此以施行上述周边功能暂存器部的重置控制。2.如申请专利范围第1项所述的具有重置控制功能之微电脑,其中周边功能部包括将类比信号变换成数位信号的A-D变换器,且周边功能暂存器部包括上述A-D变换器之动作设定用的暂存器。3.如申请专利范围第1项所述的具有重置控制功能之微电脑,其中周边功能部包括将数位信号变换成类比信号的D-A变换器,且周边功能暂存器部包括上述D-A变换器之动作设定用的暂存器。4.如申请专利范围第1项所述的具有重置控制功能之微电脑,其中周边功能部包括串列地施行信号之输出入控制的串列输出入装置,且周边功能暂存器部包括上述串列输出入装置之动作设定用的暂存器。5.如申请专利范围第1项所述的具有重置控制功能之微电脑,其中周边功能部包括施行计时功能的计时器,且周边功能暂存器部包括上述计时器之动作设定用的暂存器。6.如申请专利范围第1项所述的具有重置控制功能之微电脑,其中周边功能部包括于监视中央处理部之失控而判断为上述中央处理部失控的场合输出表示失控之信号的监视计时器,且周边功能暂存器部包括上述监视计时器之动作设定用的暂存器。7.如申请专利范围第6项所述的具有重置控制功能之微电脑,其中于监视计时器输出表示失控之信号的场合,重置控制部系不论储存于第一旗标的资讯而送出暂存器重置信号,以施行周边功能暂存器部的重置控制。8.如申请专利范围第1项所述的具有重置控制功能之微电脑,其中更包括第二旗标,且上述第二旗标系储存有依赖于第一旗标而施行周边功能暂存器部之重置的旗标依赖模式或不依赖于上述第一旗标而施行上述周边功能暂存器部之重置的旗标非依赖模式的资讯,又重置控制部系若上述第二旗标储存表示旗标非依赖模式的资讯,则于外部重置信号被输入时不论上述第一旗标所储存的资讯而送出暂存器重置信号至上述周边功能暂存器部。9.一种具有重置控制功能之微电脑,被供给第一电源及第二电源,而上述微电脑包括:中央处理部,施行上述微电脑的总括处理,且受上述第一电源所驱动;周边功能部,施行既定的动作,且受上述第二电源所驱动;以及重置控制部,仅于输入由上述第一电源所产生的第一重置信号及由上述第二电源所产生的第二重置信号两者的场合,将施行上述中央处理部之重置的信号送出至上述中央处理部,以施行上述中央处理部的重置控制。图式简单说明:第一图系显示本发明之实施的形态一之单晶片微电脑之构造的方块图。第二图系显示第一图所示之重置控制电路之详细构造的电路图。第三图系显示本发明之实施的形态一之CPU之重置处理之动作的流程图。第四图系显示第二图所示之重置控制电路之输出入信号之定时(timing)的时序图。第五图系显示本发明之实施的形态二之单晶片微电脑之构造的方块图。第六图系显示第五图所示之重置控制电路之详细构造的电路图。第七图系显示本发明之实施的形态二之CPU之重置处理之动作的流程图。第八图系显示于本发明之实施的形态二中电源处于切入(ON)状态时重置信号成为「L」之场合之各部之信号之定时的时序图。第九图系显示本发明之实施的形态三之单晶片微电脑之构造的方块图。第十图系显示第九图所示之重置控制电路之构造的电路图。第十一图系显示本发明之实施的形态三之CPU之重置时之动作的流程图。第十二图系显示本发明之实施的形态三之各部之信号之定时的时序图。第十三图系显示本发明之实施的形态四之单晶片微电脑之构造的方块图。第十四图系显示第十三图之重置控制电路之详细构造的电路图。第十五图系显示本发明之实施的形态四之CPU之重置处理之动作的流程图。第十六图系显示第十四图所示之重置控制电路之输出入信号之定时的时序图。第十七图系显示本发明之实施的形态五之构造的方块图。第十八图系显示本发明之实施的形态五之CPU之重置处理之动作的流程图。第十九图系显示本发明之实施的形态六之单晶片微电脑之构造的方块图。第二十图系显示本发明之实施的形态六之CPU之重置处理之动作的流程图。第二十一图系显示本发明之实施的形态七之单晶片微电脑之构造的方块图。第二十二图系显示本发明之实施的形态七之CPU之重置处理之动作的流程图。第二十三图系显示本发明之实施的形态八之单晶片微电脑之构造的方块图。第二十四图系显示第二十三图所示之重置控制电路之详细构造的电路图。第二十五图系显示本发明之实施的形态八之CPU之重置处理之动作的流程图。第二十六图系显示第二十四图所示之重置控制电路之输出入信号之定时的时序图。第二十七图系显示习知微电脑之构造的方块图。第二十八图系显示习知之微电脑之CPU之重置处理之动作的流程图。 |
