| 摘要 |
Die Speicherzellenanordnung weist als Speicherzelle einen ferroelektrischen Transistor auf, der zwischen Source-/Drain-Gebieten (14) an der Oberfläche eines Halbleitersubstrats (11) eine erste Gatezwischenschicht (15, 16) und eine erste Gateelektrode (18) aufweist, wobei die erste Gatezwischenschicht (15, 16) mindestens eine ferroelektrische Schicht (16) enthält. Neben der ersten Gatezwischenschicht (15, 16) ist zwischen den Source-/Drain-Gebieten (14) eine zweite Gatezwischenschicht (15) und eine zweite Gateelektrode (19) angeordnet, wobei die zweite Gatezwischenschicht (15) eine dielektrische Schicht enthält. Die erste Gateelektrode (18) und die zweite Gatelektrode (19) sind über eine Diodenstruktur miteinander verbunden. Im Halbleitersubstrat sind streifenförmige, dotierte Wannengebiete (12) vorgesehen, die zwischen den Source-/Drain-Gebieten des jeweiligen ferroelektrischen Transistors verlaufen.
|
