| 主权项 |
1.一种半导体装置,系将复数之元件制入于半导体基板的半导体装置,其中,以前述半导体基板制定主面,前述各复数之元件各具备:选择的露出于前述主面的状态形成于前述半导体基板之第1导电型的第1半导体领域;挟前述第1半导体领域而选择的露出于前述主面的状态并互为分离而选择的形成于前述半导体基板之第2导电型的一对第2半导体领域;配设在前述第1半导体领域之露出面上的闸极绝缘膜;以及配设在前述闸极绝缘膜上的闸极,而前述复数之元件为分类成各群为至少含有当该复数之元件之一个元件的复数之群,沿前述一对之第2半导体领域的一方至另一方的方向之前述闸极的闸极长度在前述复数群中,以第2群的长度比第1群为短,前述复数之元件各所含有的前述闸极绝缘膜在前述闸极的直接下面的领域中具有沿前述方向由端部向中央部延伸之成为厚膜部的一对鸟嘴,前述闸极绝缘膜至少于前述第1群具有被前述一对鸟嘴所挟之比前述一对鸟嘴为薄的部分,以及前述闸极之直接下面的前述领域中之前述一对鸟嘴所占有的比率在前述第2群比前述第1群为高者。2.如申请专利范围第1项的半导体装置,其中前述复数之各元件更为具备:由前述一对的第2半导体领域以覆盖前述一对的鸟嘴之底部的状态而选择的露出于当该底部与前述半导体基板之境界面而设之互为分离的第2导电型之一对延伸领域,又当该一对之延伸领域比较前述一对的第2半导体领域其底部较浅,并为由低不纯物浓度材质形成者。3.如申请专利范围第1项的半导体装置,其中前述一对之第2半导体领域为将前述一对之鸟嘴的底部各予覆盖者。4.如申请专利范围第1至第3项之任一项的半导体装置,其中前述比率在前述第2群为100%者。5.如申请专利范围第1项至第3项之任一项的半导体装置,其中前述复数之各元件更为具备:于前述一对之第2半导体领域露出的面,及于前述一对之鸟嘴的底部与前述半导体基板之境界面的部分为选择的露出之状态选择的形成于前述半导体基板之含有氮的氮导入领域者。6.如申请专利范围第1项的半导体装置,其中,前述一对之第2半导体领域露出的面在前述第1及第2群之至少一群之于前述一对之鸟嘴直接下面以外的领域为位于比前述一对之鸟嘴的底部为高的位置者。7.如申请专利范围第1项至第3项及第6项之任一项的半导体装置,其中前述复数的元件中,至少属于前述第1及第2群之一群的各元件更为具备:形成在前述一对之第2半导体领域露出之面上的半导体金属化合物层;以及通过该半导体金属化合物层各为连接于前述一对之第2半导体领域的一对主电极者。8.如申请专利范围第1项至第3项之任一项的半导体装置,其中前述闸极为使用对于热反应的耐性比前述半导体基板为高的导电性材料实质的构成者。9.一种半导体装置的制造方法,具备:(a)规范主面并准备第1导电型式之第1半导体领域为露出于前述主面之半导体基板的制程;(b)于前述主面上形成绝缘膜的制程;(c)于前述缘缘膜上堆积导电性材料的制程;(d)由选择的除去前述导电性材料而于沿前述主面之复数的领域各形成闸极,其时并为对于将前述复数之领域分类成复数的群,而每一群至少含有前述复数领域中之一领域的复数群中之第2群的前述闸极之闸极长度为比第1群形成较短之前述选择的除去前述导电性材料的制程;(e)由实施热反应处理而于前述复数之各领域将不被前述闸极覆盖之前述绝缘膜部分厚膜化,又对于前述闸极之直下的领域也使厚膜化部分形成一对的鸟嘴而侵入,又至少于前述第1群之前述闸极直下的领域中遗留有前述一对的鸟嘴来侵入的部分,于前述闸极直下之前述领域中前述一对的鸟嘴所占有的比率以前述第2群比前述第1群为高的实施前述热反应处理的制程;以及(f)至少为在前述制程(d)之后,由实施至少以前述闸极为遮蔽体的主要部分而选择的导入第2导电型式的不纯物于前述主面,于前述复数之各领域挟以前述闸极直下之前述第1半导体领域露出的面,又为选择的露出于前述主面并互为分离的形成一对之第2半导体领域于前述半导体基板的制程。10.如申请专利范围第9项之半导体装置的制造方法,其中更为具备:(i)于前述制程(e)之后并在前述制程(f)之前,由使用前述闸极为遮蔽体选择的实施蚀刻而于前述复数之各领域将前述绝缘膜之厚膜化部分选择的除去之制程。11.如申请专利范围第9项或第10项之半导体装置的制造方法,其中更为具备:(i)于前述制程(e)之后并在前述制程(f)之前,由使用前述闸极为遮膜体选择的实施蚀刻而于前述复数之各领域将前述绝缘膜之厚膜化部分选择的薄膜化之制程。12.如申请专利范围第9项或第10项之半导体装置的制造方法,其中更为具备:(i)于前述制程(e)之后并在前述制程(f)之前,对于前述第1及第2群中之一方的群为选择的,由使用前述闸极为遮蔽体选择的实行蚀刻而将前述绝缘膜之厚膜化的部分选择的除去的制程。13.如申请专利范围第9项之半导体装置的制造方法,其中更为具备:(i)至少为于前述制程(e)之后,由使用前述闸极为遮蔽体实施选择的蚀刻而于前述复数之各领域将前述绝缘膜之厚膜化部分为选择的薄膜化的制程,以及(j)于前述制程(i)之后并在前述制程(f)之前对于前述第1及第2群中之一方的群为选择的,由使用前述闸极为遮蔽体选择的实行蚀刻而将前述绝缘膜之薄膜化部分选择的除去的制程。14.如申请专利范围第9项或第13项之半导体装置的制造方法,其中更为具备:(k)至少为于前述制程(e)之后,对前述第1及第2群中之至少为一方的群之前述一对的第2半导体领域该占有的前述主面的部分上形成半导体金属化合物层的制程;以及(l)于前述制程(f)及(k)之后,通过前述半导体金属化合物层对于前述一对之第2半导体领域形成各为将其连接之一对的主电极之制程。15.如申请专利范围第9项或第10项之半导体装置的制造方法,其中于前述制程(c)所堆积的前述导电性材料为使用对于热反应的耐性比前述半导体基板为高的材料。图式简单说明:第一图表示实施形态1之装置的正面断面图。第二图表示第一图之装置的制造制程图。第三图表示第一图之装置的制造制程图。第四图表示第一图之装置的制造制程图。第五图表示第一图之装置的制造制程图。第六图表示第一图之装置的制造制程图。第七图表示第一图之装置的制造制程图。第八图表示第一图之装置的制造制程图。第九图表示第一图之装置的制造制程图。第十图表示第一图之装置的制造制程图。第十一图表示第一图之装置的制造制程图。第十二图表示实施形态2之装置的正面断面图。第十三图表示第十二图之装置的制造制程图。第十四图表示实施形态3之装置的正面断面图。第十五图表示第十四图之装置的制造制程图。第十六图表示实施形态4之装置的正面断面图。第十七图表示第十六图之装置的制造制程图。第十八图表示实施形态5之装置的正面断面图。第十九图表示第十八图之装置的制造制程图。第二十图表示第十八图之装置的制造制程图。第二十一图表示实施例形态6之装置的正面断面图。第二十二图表示第二十一图之装置的制造制程图。第二十三图表示第二十一图之装置的制造制程图。第二十四图表示第二十一图之装置的制造制程图。第二十五图表示第二十一图之装置的制造制程图。第二十六图表示第二十一图之装置的制造制程图。第二十七图表示实施形态6之装置的另一制造方法的制程图。第二十八图表示实施形态7之制造方法的制程图。第二十九图表示实施形态7之制造方法的制程图。第三十图表示实施形态7之装置的另一制造方法的制程图。第三十一图表示实施形态7之装置的另一制造方法的制程图。第三十二图表示实施形态8之装置的正面断面图。第三十三图表示第三十二图之装置的制造制程图。第三十四图表示第三十二图之装置的制造制程图。第三十五图表示第三十二图之装置的制造制程图。第三十六图表示实施形态9之装置的正面断面图。第三十七图表示第三十六图之装置的制造制程图。第三十八图表示实施形态10之装置的正面断面图。第三十九图表示第三十八图之装置的制造制程图。第四十图表示习用装置的正面断面图。第四十一图表示另一习用装置的正面断面图。第四十二图表示第四十一图之装置的制造制程图。第四十三图表示第四十一图之装置的制造制程图。第四十四图表示第四十一图之装置的制造制程图。第四十五图表示第四十一图之装置的制造制程图。第四十六图表示第四十一图之装置的制造制程图。第四十七图表示第四十一图之装置的制造制程图。 |
