| 主权项 |
1.一种在基板上形成接触孔之内连线的方法,至少包含:沉积一第一介电层覆盖在该基板之上,其中该第一介电层之中具有复数个接触孔,暴露出该基板的表面;形成第一阻障层覆盖在该第一介电层的表面;沉积一金属层填入该复数个接触孔之中,并覆盖在该第一介电层之上;对该金属层与该第一阻障层进行回蚀刻制程,于该复数个接触孔之上,形成至少一个金属岛与至少一个金属线,与在该复数个接触孔之中的该金属层作连接,其中该至少一个金属线是作为内连线;沉积一第二介电层,覆盖在该第一介电层与该金属层之上;进行蚀刻制程,在该第二介电层之中形成一接触孔,暴露出该至少一个金属岛;沈积第二阻障层,覆盖在该第二介电层与该至少一个金属岛的顶面;以及形成该第二介电层之接触孔的一金属栓塞,与该金属岛接触,形成积体电路的金属接触。2.如申请专利范围第1项所述之方法,其中该第一介电层的组成材料为二氧化矽材料。3.如申请专利范围第1项所述之方法,其中该第二介电层的组成材料为二氧化矽材料。4.如申请专利范围第1项所述之方法,其中该金属层的组成材料为钨金属。5.如申请专利范围第1项所述之方法,其中该金属插塞的组成材料为钨金属。6.如申请专利范围第1项所述之方法,其中蚀刻该金属层所使用的制程为电浆蚀刻制程。7.如申请专利范围第1项所述之方法,其中该第一介电层的厚度约在3000到20000埃之间。8.如申请专利范围第1项所述之方法,其中该第二介电层的厚度约在2000到10000埃之间。9.如申请专利范围第1项所述之方法,其中形成该金属层的制程系使用化学气相沉积制程(chemical vapor deposition, PVD)。10.一种在基板上形成接触孔之内连线的方法,至少包含:沉积一第一介电层覆盖在该基板之上,其中该第一介电层之中具有复数个接触孔,暴露出该基板的表面;沈积一第一阻障层,覆盖在该第一介电层的表面;沉积一钨金属层填入该复数个接触孔之中,并覆盖在该第一阻障层之上;对该钨金属层与该第一阻障层进行回蚀刻制程,于该复数个接触孔之上,形成至少一个钨金属岛与至少一个钨金属线,与在该复数个接触孔之中的该钨金属层作连接,其中该至少一个钨金属线是作为内连线;沉积一第二介电层,覆盖在该第一介电层与该钨金属层之上;进行蚀刻制程,在该第二介电层之中形成一接触孔,暴露出该至少一个钨金属岛;沈积一第二阻障层,覆盖在该第二介电层与该至少一个钨金属岛的顶面;以及形成该第二介电层之接触孔的一金属栓塞,与该钨金属岛接触,形成积体电路的金属接触。11.如申请专利范围第10项所述之方法,其中该第一介电层的组成材料为二氧化矽材料。12.如申请专利范围第10项所述之方法,其中该第二介电层的组成材料为二氧化矽材料。13.如申请专利范围第10项所述之方法,其中该金属插塞的组成材料为钨金属。14.如申请专利范围第10项所述之方法,其中蚀刻该金属层所使用的制程为电浆蚀刻制程。15.如申请专利范围第10项所述之方法,其中该第一介电层的厚度约在3000到20000埃之间。16.如申请专利范围第10项所述之方法,其中该第二介电层的厚度约在2000到10000埃之间。17.如申请专利范围第10项所述之方法,其中形成该钨金属层的制程系使用化学气相沉积制程(chemical vapor deposition, CVD)。图式简单说明:第一图系显示习知技术之中基板的剖面示意图,在基板的表面覆盖一层积体电路之介电层,在介电层中形成两个接触孔;第二图系显示习知技术之中基板的剖面示意图,在介电层之上覆盖钨金属层,并填入接触孔中;第三图系显示习知技术之中基板的剖面示意图,对钨金属层进行回蚀刻处理,去除在介电层顶面的钨金属层;第四图系显示习知技术之中基板的剖面示意图,形成金属线连接钨金属栓塞,形成积体电路的内连线;第五图系显示习知技术之中基板的剖面示意图,沉积一层介电层覆盖在表面,并定义一接触孔,在基板上形成一深接触孔;第六图系显示习知技术之中基板的剖面示意图,在深接触孔中填入钨金属材料,形成积体电路的金属接触;第七图系显示本发明之中基板的剖面示意图,在基板的表面覆盖一层介电材料,并于介电材料之中形成积体电路的接触孔;第八图系显示本发明之中基板的剖面示意图,沉积钨金属层覆盖在介电层之上,并填满接触孔;第九图系显示本发明之中基板的剖面示意图,对钨金属层进行回蚀刻处理,于接触孔中形成插塞,而其在接触孔上方形成钨金属岛与钨金属线,其中钨金属线是作为积体电路的内连线;第十图系显示本发明之中基板的剖面示意图,在介电层与钨金属之上,再沉积一层介电层,并于此介电层之中定义出深接触孔;以及第十一图系显示本发明之中基板的剖面示意图,于深接触孔之中填入钨金属材料,形成积体电路的金属接触。 |
