发明名称 全面平坦化方法
摘要 一种全面平坦化方法包含下列步骤:沉积一第三介电层于一基材上之结构,该结构包含一第一介电层,多数个第一凹槽,以及位于该等第一凹槽之间的第二介电层;使该第三介电层覆盖于该第一及第二介电层之顶表面以及该第一凹槽的侧壁上;形成一光阻于该第一介电层以上之第三介电层部分;蚀刻位于该第二介电层之顶表面以及该第一凹槽的侧壁上之该第三介电层;蚀刻该第二介电层,形成一第二凹槽;去除该光阻;以及沉积一层多晶矽以填满该第一及第二凹槽。
申请公布号 TW421851 申请公布日期 2001.02.11
申请号 TW088115915 申请日期 1999.09.15
申请人 世界先进积体电路股份有限公司 发明人 涂国基
分类号 H01L21/762 主分类号 H01L21/762
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1.一种全面平坦化方法,包含下列步骤:沉积一第三介电层于一基材上之结构上,该结构包含一第一介电层,多数个第一凹槽,以及位于该等第一凹槽之间的第二介电层,而使该第三介电层覆盖于该第一及第二介电层之顶表面以及该等第一凹槽的侧壁上;形成一光阻于该第一介电层以上之第三介电层部分;蚀刻位于该第二介电层之顶表面以及该第一凹槽的侧壁上之该第三介电层;蚀刻该第二介电层,形成一第二凹槽;去除该光阻;以及沉积一层多晶矽以填满该第一及第二凹槽。2.如申请专利范围第1项之全面平坦化方法,其中该第一与第二介电层系硼磷矽玻璃。3.如申请专利范围第1项之全面平坦化方法,其中该第三介电层系四氧乙基矽。4.如申请专利范围第1项之全面平坦化方法,其中该结构系位于记忆胞阵列与周边电路之上。5.如申请专利范围第1项之全面平坦化方法,其中该第一介电层系位于周边电路上。6.如申请专利范围第1项之全面平坦化方法,其中该二介电层与第一凹槽系位于记忆胞阵列上。7.如申请专利范围第1项之全面平坦化方法,其中该第一凹槽系由电容器下电极以及其上的半球形晶粒介电层所围绕形成的空间。8.如申请专利范围第1项之全面平坦化方法,其中该第三介电层之厚度系介于50埃至3000埃之间。图式简单说明:第一图显示本发明一具体实施例之结构;第二图显示沉积着一第三介电层之结构;第三图显示形成一光阻于第一介电层以上之第三介电层部分之结构;第四图显示第三介电层蚀刻中之结构;第五图显示第二介电层被蚀刻后形成有一第二凹槽之结构;第六图显示去除光阻后之结构;以及第七图显示沉积着一层多晶矽以填满第一及第二凹槽之结构。
地址 新竹科学工业园区新竹县园区三路一二三号