发明名称 | 用于集成电路的多层互连及其制造方法 | ||
摘要 | 在制造多层互连结构中,在半导体衬底上的绝缘层上设置的互连线上设置绝缘膜,将其粘结在互连线上,使互连线间的所有空间都留作空闲空间。例如,绝缘膜为聚酰亚胺膜或氧化硅膜。空闲空间用于减小相邻互连线间电容量的目的。在绝缘膜中形成接触孔之后,用金属填充接触孔,在绝缘膜上设置上层互连线。$#! | ||
申请公布号 | CN1061785C | 申请公布日期 | 2001.02.07 |
申请号 | CN96121070.2 | 申请日期 | 1996.10.17 |
申请人 | 日本电气株式会社 | 发明人 | 伊藤信哉 |
分类号 | H01L23/528;H01L21/768 | 主分类号 | H01L23/528 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 萧掬昌;王岳 |
主权项 | 1.一种用于半导体集成电路的多层互连,包括:半导体衬底;在所述衬底表面上形成的绝缘层;设置在所述绝缘层上的多根第一金属互连线;设置在所述互连线上并粘结在其上的、以便将所述互连线之间的空间留作空闲空间的层间绝缘膜;设置在所述层间绝缘膜上的多根第二金属互连线;和层间金属连接塞,填充在所述层间绝缘膜上形成的接触孔,用于将所述第一互连线的一部分电连接到所述第二互连线的一部分上。 | ||
地址 | 日本东京都 |