时钟生成电路

摘要

获得一种切换频率时相位不易偏移、不易浪费消耗功率的时钟生成电路。它备有根据分频比控制信号,对输入时钟进行分频,输出分频时钟的分频电路(11);以及将内部时钟的相位调节成外部时钟的相位的相位控制装置(15、18)。分频电路(11)还有在从相位控制装置供给的锁定信号为激活的期间内禁止分频时钟的分频比控制信号禁止电路(35a、35b、35c)。

主权项

1．一种时钟生成电路，其特征在于：备有：根据分频比控制信号，对输入时钟进行分频，输出分频时钟的分频电路；根据该分频时钟，生成外部时钟的外部时钟输出装置；根据该分频时钟，生成内部时钟的内部时钟输出装置；以及将上述内部时钟的相位调节成外部时钟的相位的相位控制装置，上述分频电路还有在从上述相位控制装置供给的锁定信号为激活的期间内禁止上述分频时钟的分频比控制信号禁止电路，在分频时钟被禁止的期间内生成特定的分频时钟，上述锁定信号一旦变为非激活，则与上述特定的分频时钟同步地启动上述分频比控制信号，变更上述分频时钟的频率。