| 主权项 |
1.一种电路,用以由单一系统时脉选择性地产生与分布复数个区域时脉,供扫描测试一具有复数个循序电路的积体电路,经此而连成一扫描路径,该电路包括:一第一区域时脉产生器,其位置与第一循序电路的位置接近,可以响应第一控制讯号而接受与选择性的闸控系统时脉,以提供适用于第一循序电路的第一循序电路扫描与功能时脉;及一第二区域时脉产生器,其位置与第二种型态的第二循序电路的位置接近,可以响应第二控制讯号的控制而接受与选择性的闸控系统时脉,以提供适用于第二循序电路的第二循序电路扫描与功能时脉。2.根据申请专利范围第1项之电路,其中一时脉产生器包括:第一逻辑闸,接受系统时脉并产生扫描时脉,该扫描时脉由第一控制讯号控制,并交替的在有效与箝位状态间变换,有效状态产生一输出,该输出将系统时脉反相,而箝位状态产生一输出,该输出固定;及第二逻辑闸,接受系统时脉并产生功能时脉,该功能时脉由第一控制讯号的互补讯号控制,并交替的在有效与箝位状态间变换以响应第一控制讯号之互补,有效状态产生一输出,该输出将系统时脉反相,箝位状态产生一固定之输出;其中当功能时脉为有效时,扫描时脉被箝位,当扫描时脉为有效时,功能时脉被箝位。3.根据申请专利范围第2项之电路,其中:第一与第二逻辑闸,各包括一具有一耦合至一箝位电晶体之输出的三态缓冲器。4.根据申请专利范围第2项之电路,更包括:一种连续通过系统时脉,产生一仆时脉之装置。5.根据申请专利范围第4项之电路,其中:第一与第二逻辑闸,各包括一具有一耦合至箝位电晶体之输出的三态缓冲器;及一种连续通过系统时脉的装置,包括一固定在致能状态的三态缓冲器。6.根据申请专利范围第1项之电路,其中之一时脉产生器包括:第一逻辑闸,接收系统时脉并产生扫描时脉,该扫描时脉由第二控制讯号控制,并交替的在有效与箝位状态间变换以响应第二控制讯号,有效状态产生一输出,该输出让系统时脉通过,而箝位状态产生一固定之输出;及第二逻辑闸,接收系统时脉并产生功能时脉,该功能时脉响应第二控制讯号的互补,并交替的在有效与箝位状态间变换,有效状态产生一输出,该输出让系统时脉通过,箝位状态产生一固定之输出;其中当功能时脉为有效时,扫描时脉箝位,当扫描时脉为有效时,功能时脉箝位。7.根据申请专利范围第6项之电路,其中:第一与第二逻辑闸,各包括一具有一耦合至一箝位电晶体之输出的三态缓冲器。8.根据申请专利范围第6项之电路,包括:一连续将系统时脉反相,产生一仆时脉之装置。9.根据申请专利范围第8项之电路,其中:第一与第二逻辑闸,各包括一具有一耦合至箝位电晶体之输出的三态缓冲器;及一种连续将系统时脉反相装置包括一固定在致能状态的三态缓冲器。10.根据申请专利范围第1项之电路,其中第一时脉产生器包括:第一逻辑闸,接收系统时脉并产生第一扫描时脉,该扫描时脉响应第二控制讯号,并交替的在有效与箝位状态间变换,有效状态产生一输出,该输出让系统时脉通过,而箝位状态产生一固定的输出;及第二逻辑闸,接收系统时脉并产生功能时脉,该功能时脉响应第三控制讯号,并交替的在有效与箝位状态间变换,有效状态产生一输出,该输出重复系统时脉,箝位状态产生一固定之输出;及第二时脉产生器包括:一第一逻辑闸,接收系统时脉并产生第二扫描时脉,该扫描时脉响应第二控制讯号,并交替的在有效与箝位状态间变换,有效状态产生一输出,该输出将系统时脉反相,而箝位状态产生一固定之输出;及第二逻辑闸,接收系统时脉并产生第二功能时脉,该功能时脉响应第四控制讯号,并交替的在有效与箝位状态间变换,有效状态产生一输出,该输出重复系统时脉,箝位状态产生一固定之输出。图式简单说明:第一图是一积体电路的方块图。其计时方式系按照本发明中的较佳实施例进行。第二图A是适用于型态A单闩锁的区域时脉产生器的较佳实施例。第二图B是第二图A区域时脉产生器的时序图。第三图A是适用于型态A主仆暂存器的区域时脉产生器的较佳实施例。第三图B是第三图A区域时脉产生器的时序图。第四图A是适用于型态B单闩锁的区域时脉产生器的较佳实施例。第四图B是第四图A区域时脉产生器的时序图。第五图A是适用于型态A主仆暂存器的区域时脉产生器的较佳实施例。第五图B是第五图A区域时脉产生器的时序图。第六图A是适用于暂存器档的区域时脉产生器的电路图。第六图B是第六图A区域时脉产生器的时序图。第六图C是一个具有垂直扫描路径的暂存器档的一部分电路图。 |
