| 主权项 |
1.一种积体电路,其包含多个核心,每一核心是关联一各别核心测试控制区块(TCB)用以控制核心于一测试模式,每一核心测试控制区块包含一核心位移暂存器用以保持测试控制资料,该核心测试控制区块是序列连结于一链内,每一核心测试控制区块包含一第一模式用以沿着位移该测试控制资料及一第二模式用以将该测试控制资料施于关联核心,其特征为一系统测试控制区块是提供于该链内,该系统测试控制区块的一输出是连结至每一核心测试控制区块于该系统测试控制区块接收到一特别组测试控制资料,提供该核心测试控制区块一系统测试保持讯号用以切换于第一和第二模式间。2.如申请专利范围第1项之积体电路,该系统测试控制区块系位于该链的终端及包含一系统位移暂存器是该链之部份,该系统位移暂存器馈送该系统测试控制区块的一输出,该积体电路另包含测试电路用以重置该核心位移暂存器及系统位移暂存器至一初始状态。3.如申请专利范围第1项之积体电路,其中每一核心位移暂存器包含一序列连接的储存元件,其特征是每一储存元件的一输入则提供予一各别多工器,其第一输入则致使测试控制资料沿着该链位移及其第二输入则连接至储存元件的一输入,该多工器的状态则在系统测试保持讯号的控制下。4.如申请专利范围第3项之积体电路,其特征在于每一核心测试控制区块的该核心位移暂存器是经由一关联致能电路连接至关联核心,其具有输出至该核心位移暂存器的致能电路预界定讯号的一第一状态及致能电路的一第二状态内,该致能电路的状态是在系统测试控制讯号的控制下。图式简单说明:第一图展示根据本发明的一积体电路;第二图展示根据本发明的一核心测试控制区块;第三图展示一计时图说明该等提供至该核心测试控制区块的讯号;第四图展示根据本发明的核心测试控制区块之一切块。 |
