| 主权项 |
1.一种制造MOS电晶体之方法,包括下列步骤:于一半导体基底上形成一闸极:于该闸极两侧之该半导体基底植入一导电掺质,以形成一源/汲极区;以及于该源/汲极区植入一不导电掺质以形成用以控制半导体基底缺陷之沉淀区。2.如申请专利范围第1项所述制造MOS电晶体之方法,其中该不导电掺质选择自氧、碳与氮所构成族群中的其中之一。3.如申请专利范围第1项所述制造MOS电晶体之方法,其中该不导电掺质所植入之浓度约为1018atom/cm3或不至于形成例如SIMOX氧化矽之不良材质层的浓度。4.一种制造MOS电晶体之方法,包括下列步骤:于一半导体基底上植入一第一导电掺质以形成一井区;于该井区上形成一闸极;对该闸极两侧之该井植入一第一不导电掺质来控制其间之该半导体基底之缺陷,于致于该半导体基底内部形成具一第一深度之一第一沈淀区;于该闸极两侧之该井区植入一第二导电掺质,以于该半导体基底内部形成一第二深度之一源/汲极区,其中该第二深度比该第一深度浅;以及对该源/汲极区植入一第二不导电掺质以控制其内之该半导体基底之缺陷,以致形成一第二沈淀区。5.如申请专利范围第4项所述制造MOS电晶体之方法,其中该第一不导电掺质选择自氧、碳与氮所构成族群中的其中之一。6.如申请专利范围第4项所述制造MOS电晶体之方法,其中该第二不导电掺质选择自氧、碳与氮所构成族群中的其中之一。7.如申请专利范围第4项所述制造MOS电晶体之方法,其中该第一不导电掺质所植入之浓度约为1018atom/cm3或不至于形成例如SIMOX氧化矽之不良材质层的浓度。8.如申请专利范围第4项所述制造MOS电晶体之方法,其中该第二不导电掺质所植入之浓度约为1018atom/cm3或不至于形成例如SIMOX氧化矽之不良材质层的浓度。9.一种DRAM电晶体的制造方法,包括:于一半导体基底上形成一第一导电井区;对该第一导电井区植入一第一不导电掺质,以形成一第一深度之一第一沈淀区,用以控制该半导体基底之缺陷;于该第一导电井区上形成一闸极;于该闸极两侧之该第一导电井区形成具一第二深度之一第二导电源/汲极区,其中该第二深度比该第一深度浅;以及对该第二导电源/汲极区植入一第二不导电掺质,以形成一第二沈淀区,用以控制该半导体基底之缺陷。10.如申请专利范围第9项所述制造DRAM电晶体之方法,其中该第一不导电掺质选择自氧、碳与氮所构成族群中的其中之一。11.如申请专利范围第9项所述DRAM电晶体的制造方法,其中该第二不导电掺质选择自氧、碳与氮所构成族群中的其中之一。12.如申请专利范围第9项所述DRAM电晶体的制造方法,其中该第一不导电掺质所植入之浓度约为1018atom/cm3或不至于形成例如SIMOX氧化矽之不良材质层的浓度。13.如申请专利范围第9项所述DRAM电晶体的制造方法,其中该第二不导电掺质所植入之浓度约为1018atom/cm3或不至于形成例如SIMOX氧化矽之不良材质层的浓度。图式简单说明:第一图A是显示习知半导体基底缺陷的XTEM图;第一图B是显示习知半导体基底缺陷的SEM图;第二图绘示习知半导体元件之P-N接合面的电性图;以及第三图A-第三图D绘示根据本发明之一种制造MOS电晶体之流程图。 |
