| 主权项 |
1.一种具有金属电极板之电容器制造方法,该方法至少包含:沉积并蚀刻形成于半导体基材之元件区上的金属缓冲垫;沉积第一介电层于该金属缓冲垫和该半导体基材上;形成接触节点于该第一介电层中,并和该金属缓冲垫对准;沉积并蚀刻形成于该接触节点中的阻障层金属以形成间隙壁;沉积选择性钨金属于该接触节点中并加以回蚀刻;沉积第二介电层于该第一介电层和该接触节点之上;蚀刻该第二介电层而形成该接触节点上的开口;沉积第一金属层于该开口和该第二介电层之上;沉积一光阻层于该第一金属层之上;研磨该光阻层和该第一金属层而形成皇冠状之该第一金属层;移除该光阻层和该第二介电层;沉积一高介电常数之介电层于该皇冠状之该第一金属层和该第一介电层之上;及沉积第二金属层于该高介电常数之介电层上。2.如申请专利范围第1项之方法,其中上述之沉积该金属缓冲垫之步骤更包含了:沉积氮化钛/钛阻障层;沉积钨层于该氮化钛/钛阻障层之上;沉积氮化钛抗反射层于该钨层之上而形成该金属缓冲垫。3.如申请专利范围第1项之方法,其中上述之金属缓冲垫以反应性离子蚀刻法加以蚀刻。4.如申请专利范围第1项之方法,其中上述之阻障层金属为氮化钛层。5.如申请专利范围第1项之方法,其中上述之沉积该阻障层金属之步骤系利用化学气相沉积法。6.如申请专利范围第1项之方法,其中上述之蚀刻该阻障层金属之步骤系利用底层的钨金属作为蚀刻终止层。7.如申请专利范围第1项之方法,其中上述之蚀刻该阻障层金属之步骤系利用反应性离子蚀刻法。8.如申请专利范围第1项之方法,其中上述之回蚀刻该选择性钨金属之步骤系利用反应性离子蚀刻法。9.如申请专利范围第1项之方法,其中上述之第一金属层为氮化钛/钨金属层。10.如申请专利范围第1项之方法,其中上述之研磨该光阻层和该第一金属层之步骤系利用化学机械研磨法。11.如申请专利范围第1项之方法,其中上述之高介电常数之介电层系选自Ta2O5或BaTiO3所组成的群集其中之一。12.如申请专利范围第1项之方法,其中上述之第二金属层为氮化钛层。13.一种动态随机存取记忆胞之电容器制造方法,该方法至少包含:形成一电晶体于半导体基材上;沉积并蚀刻形成于该电晶体之源极/汲极区上的金属缓冲垫;沉积第一介电层于该金属缓冲垫、该电晶体和该半导体基材上;形成接触节点于该第一介电层中,并和该金属缓冲垫对准;沉积并蚀刻形成于该接触节点中的阻障层金属以形成间隙壁;沉积选择性钨金属于该接触节点中并加以回蚀刻;沉积第二介电层于该第一介电层和该接触节点之上;蚀刻该第二介电层而形成该接触节点上的开口;沉积第一金属层于该开口和该第二介电层之上;沉积一光阻层于该第一金属层之上;研磨该光阻层和该第一金属层而形成皇冠状之该第一金属层;移除该光阻层和该第二介电层;沉积一高介电常数之介电层于该皇冠状之该第一金属层和该第一介电层之上;及沉积第二金属层于该高介电常数之介电层上。14.如申请专利范围第13项之方法,其中上述之沉积该金属缓冲垫之步骤更包含了:沉积氮化钛/钛阻障层;沉积钨层于该氮化钛/钛阻障层之上;沉积氮化钛抗反射层于该钨层之上而形成该金属缓冲垫。15.如申请专利范围第13项之方法,其中上述之阻障层金属为氮化钛层。16.如申请专利范围第13项之方法,其中上述之沉积该阻障层金属之步骤系利用化学气相沉积法。17.如申请专利范围第13项之方法,其中上述之蚀刻该阻障层金属之步骤系利用底层的钨金属作为蚀刻终止层。18.如申请专利范围第13项之方法,其中上述之蚀刻该阻障层金属之步骤系利用反应性离子蚀刻法。19.如申请专利范围第13项之方法,其中上述之第一金属层为氮化钛/钨金属层。20.如申请专利范围第13项之方法,其中上述之研磨该光阻层和该第一金属层之步骤系利用化学机械研磨法。21.如申请专利范围第13项之方法,其中上述之高介电常数之介电层系选自Ta2O5或BaTiO3所组成的群集其中之一。22.如申请专利范围第13项之方法,其中上述之第二金属层为氮化钛层。图式简单说明:第一图所示为依照本发明在基材上形成MOSFET元件的截面示意图;第二图所示为依照本发明在MOSFET元件上形成金属缓冲垫的截面示意图;第三图所示为依照本发明蚀刻金属缓冲垫并沉积第一介电层的截面示意图;第四图所示为依照本发明形成接触节点并沉积氮化钛薄膜的截面示意图;第五图所示为依照本发明形成选择性钨和沉积第二介电层的截面示意图;第六图所示为依照本发明蚀刻第二介电层开口并沉积电容器下电极金属层的截面示意图;第七图所示为依照本发明形成皇冠状电极、高介电常数材料和上电极金属层的截面示意图; |
