| 主权项 |
1.一种记忆体,其系包括:至少一个用于储存编码后的资料之资料储存元件,其中该编码后的资料系被储存为一第一份该编码后的资料以及一第二份该编码后的资料;一个用以解码该第一份之编码后的资料之第一解码器,该第一解码器系检测存在于该第一份资料中的单一位元错误,并且藉由提供一第一份更正后的该第一份之编码后的资料来更正该些单一位元错误,该第一解码器系检测在该第一份资料中的双位元错误;一个用以解码该第二份之编码后的资料之第二解码器,该第二解码器系检测存在于该第二份资料中的单一位元错误,并且藉由提供一第二份更正后的该第二份之编码后的资料来更正该些单一位元错误,该第二解码器系检测在该第二份资料中的双位元错误;一个用以比较该第一份更正后的资料以及该第二份更正后的资料,并且产生一个指示该第一份更正后的资料相符于该第二份更正后的资料之输出信号的比较器;以及回应于该第一与第二解码器以及该比较器的输出信号,用以在该第一份更正后的资料或是该第二份更正后的资料之间选择作为被提供到一计算系统的资料之控制逻辑。2.如申请专利范围第1项之记忆体,其中该第一与第二解码器系解码汉明编码后的资料。3.如申请专利范围第1项之记忆体,其中该控制逻辑系为可设定的,以运作于一第一模式中,其中当该第一与第二份的资料中的位元错误总数为三个或更少时,该控制逻辑系提供正确的资料。4.如申请专利范围第3项之记忆体,其中当该第一与第二份的资料中的位元错误总数为四个时,该控制逻辑系检测出资料错误。5.如申请专利范围第4项之记忆体,其中该控制逻辑系为可设定的,以运作于一第二模式中,其中该控制逻辑系被忽略。6.如申请专利范围第1项之记忆体,其中该控制逻辑在该第一份更正后的资料不符于该第二份更正后的资料时指出资料错误。7.如申请专利范围第5项之记忆体,其更包括:一个对应于在该记忆体中的第一位址范围之第一存取窗口,其用以储存对应于该第一模式的资料;以及一个对应于在该记忆体中的第二位址范围之第二存取窗口,其用以储存对应于该第二模式的资料。8.一种用于从资料线储存资料之记忆体,其系包括:一个用以产生将与该资料一起编码的错误更正码之错误更正码产生器;复数个资料储存元件,其具有至少一个用以储存该等错误更正码之资料储存元件、至少一个用以储存来自每条资料线的资料之储存元件、以及至少一个备用的储存元件;一个将该等资料线以及该错误更正码产生器耦接到该复数个资料储存元件中之一个可选择的子集合的第一选择器,因而资料以及该等错误更正码系被储存在该复数个资料储存元件中之该可选择的子集合中;以及一个耦接到该复数个资料储存元件之第二选择器,其系用以从该复数个资料储存元件中选择该子集合,因而储存在该可选择的子集合中之资料以及该等错误更正码可以从该处读出,其中该等选择器系为可设定的,以选择性地存取该复数个包含有该等错误更正码之记忆体元件的其中之一。9.如申请专利范围第8项之记忆体,其中该错误更正码产生器系产生一种汉明码。10.如申请专利范围第8项之记忆体,其中该错误更正码产生器系产生一种7位元的汉明码。11.如申请专利范围第8项之记忆体,其中该复数个记忆体元件的其中至少一个记忆体元件系包括一个DRAM元件。12.如申请专利范围第8项之记忆体,其中该第一与第二选择器系可被一软体程式动态地控制。13.一种用于从资料线储存资料之记忆体,其系包括:一个用以产生将与该资料一起编码的错误更正码之错误更正码产生器;复数个资料储存元件,其具有至少一个用以储存该等错误更正码之资料储存元件、至少一个用以储存来自每条资料线的资料之储存元件、以及一个为了使用的额外备用储存元件,其中资料系被储存成第一份资料以及第二份资料;一个将该等资料线以及该错误更正码产生器耦接到该复数个资料储存元件中之一个可选择的子集合的第一选择器,因而资料以及该等错误更正码系被储存在该复数个资料储存元件中之该可选择的子集合中;一个耦接到该复数个资料储存元件之第二选择器,其系用以从该复数个资料储存元件中选择该子集合,因而储存在该可选择的子集合中之资料以及该等错误更正码可以从该处读出;一个用以解码该第一份资料之第一解码器,该第一解码器系检测存在于该第一份资料中的单一位元错误,并且藉由提供一第一份更正后的该第一份资料来更正该些单一位元错误,该第一解码器系检测在该第一份资料中的双位元错误;一个用以解码该第二份资料之第二解码器,该第二解码器系检测存在于该第二份资料中的单一位元错误,并且藉由提供一第二份更正后的该第二份资料来更正该些单一位元错误,该第二解码器系检测在该第二份资料中的双位元错误;一个用以比较该第一份更正后的资料以及该第二份更正后的资料,并且产生一个指示该第一份更正后的资料相符于该第二份更正后的资料之输出信号的比较器;以及回应于该第一与第二解码器以及该比较器的输出信号,用以在该第一份更正后的资料或是该第二份更正后的资料之间选择作为被提供到一计算系统的资料之控制逻辑。14.如申请专利范围第13项之记忆体,其中该错误更正码产生器系产生一种汉明码。15.如申请专利范围第14项之记忆体,其中该错误更正码产生器系产生一种7位元的汉明码。16.如申请专利范围第13项之记忆体,其中该复数个记忆体元件的其中至少一个记忆体元件系包括一个DRAM元件。17.一种计算机系统,其系包括:一个形成在一积体电路晶片之上的处理器;一个耦接到该处理器、用以储存来自资料线的资料之记忆体系统,该记忆体系统更包括:至少一个用于储存编码后的资料之资料储存元件,其中该编码后的资料系被储存为一第一份该编码后的资料以及一第二份该编码后的资料;一个用以解码该第一份之编码后的资料之第一解码器,该第一解码器系检测存在于该第一份资料中的单一位元错误,并且藉由提供一第一份更正后的该第一份之编码后的资料来更正该些单一位元错误,该第一解码器系检测在该第一份资料中的双位元错误;一个用以解码该第二份之编码后的资料之第二解码器,该第二解码器系检测存在于该第二份资料中的单一位元错误,并且藉由提供一第二份更正后的该第二份之编码后的资料来更正该些单一位元错误,该第二解码器系检测在该第二份资料中的双位元错误;一个用以比较该第一份更正后的资料以及该第二份更正后的资料,并且产生一个指示该第一份更正后的资料相符于该第二份更正后的资料之输出信号的比较器;以及回应于该第一与第二解码器以及该比较器的输出信号,用以在该第一份更正后的资料或是该第二份更正后的资料之间选择作为被提供到一计算系统的资料之控制逻辑。18.如申请专利范围第17项之计算机系统,其中该第一与第二解码器系解码汉明编码后的资料。19.如申请专利范围第17项之计算机系统,其中该控制逻辑系为可设定的,以运作于一第一模式中,其中当该第一与第二份的资料中的位元错误总数为三个或更少时,该控制逻辑系提供正确的资料。20.如申请专利范围第17项之计算机系统,其更包括:一个用以产生将与该资料一起编码的错误更正码之错误更正码产生器;复数个资料储存元件,其具有至少一个用以储存该等错误更正码之资料储存元件、至少一个用以储存来自每条资料线的资料之储存元件、以及至少一个备用的储存元件;一个将该等资料线以及该错误更正码产生器耦接到该复数个资料储存元件中之一个可选择的子集合的第一选择器,因而资料以及该等错误更正码系被储存在该复数个资料储存元件中之该可选择的子集合中;以及一个耦接到该复数个资料储存元件之第二选择器,其系用以从该复数个资料储存元件中选择该子集合,因而储存在该可选择的子集合中之资料以及该等错误更正码可以从该处读出,其中该等选择器系为可设定的,以选择性地存取该复数个包含有该等错误更正码之记忆体元件的其中之一。图式简单说明:第一图系说明根据本发明之一具有双错误更正模式之记忆体系统。第二图系说明根据本发明之一利用第一图的记忆体系统之可实行的错误更正模式之实际的记忆体组织结构。第三图系说明根据本发明之一实施例的记忆体行备用系统。第四图系说明根据本发明之一实施例的具有两个位在一处理器的逻辑位址空间之内的记忆体位址空间之多重记忆体窗口(window)组,以提供可实行的错误更正模式以及记忆体行备用系统。第五图系以方块图的型式来说明根据本发明之一实施例的计算机系统。 |
