| 摘要 |
本发明系有关于一种在矽本体中,形成电性绝缘半导体部元件的方法,在该本体的选择区域中形成一沟渠,然后在该沟渠的侧壁上沈积上障壁材料,此障壁材料会有一部分自沟渠的第一侧壁部分移除,使曝露出该沟渠的第一侧壁部分,然而保留在沟渠第二侧壁部分之上的障壁材料部分,之后沈积一介电质材料在该沟渠之中,一部分的介电质材料会沈积在已曝露之沟渠第一侧壁部分上,而另一部分所沈积的介电质材料会沈积在障壁材料上,该介电质材料要在氧化环境下退火,以稠化此沈积之介电质材料该障壁层可以防止沟渠的该第二侧壁部分氧化，最后在矽本体中形成许多半导体元件，而这些元件系藉由沟渠中的介电质材料作电性绝缘。 |
| 主权项 |
1.一种在矽本体中形成电性绝缘之半导体元件的方法,包含:在本体的选定区域中,形成一沟渠;在该沟渠的侧壁上,沈积一障壁材料;自该沟渠的第一侧壁部分,移除部分的该障壁材料,以曝露该沟渠的第一侧壁部分,而保留部分在该沟渠第二侧壁部分上的此种障壁材料,使在其上形成一障壁层;在该沟渠中沈积一介电质材料,有一部分的介电质材料会沈积在该沟渠曝露之第一侧壁部分上,而另一部分所沈积的介电质材料系沈积在该障壁材料上;将该介电质材料放在氧化的环境下作退火,以稠化此沈积的介电质材料,该障壁层会防止沟渠的该第二侧壁部分氧化;及在矽本体中形成许多半导体元件,而这些元件系利用沟渠中的介电质材料作电性绝缘。2.如申请专利范围第1项之方法,其中形成工作元件之步骤包含:形成其中之一工作当作p-MOSFET,而形成另一工作元件当作n-MOSFET。3.如申请专利范围第2项之方法,其中形成之步骤包含:形成其中之一元件当作埋入通道元件。4.如申请专利范围第3项之方法,其中形成之步骤包含:在该矽本体的表面部分上,沈积一掺杂的多晶矽层;及将此掺杂的多晶矽制成用于工作元件之闸极电极的图案。5.如申请专利范围第4项之方法,其中该形成工作元件之步骤包含:形成其中之一工作元件,当作毗邻该沟渠之第一侧壁部分的埋入通道元件。6.如申请专利范围第1项之方法,其中该形成障壁材料之步骤包含:形成一氮化矽之障壁材料。7.如申请专利范围第6项之方法,其中形成工作元件的其中之一步骤包含:形成其中之一工作元件当作p通道MOSFET,而形成另一工作元件当作n通道MOSFET。8.如申请专利范围第7项之方法,其中该形成之步骤包含:形成其中之一p通道元件,当作毗邻该沟渠之第一侧壁部分的埋入通道元件。9.如申请专利范围第8项之方法,其中该元件之该形成步骤包含:在矽本体的表面部分上,沈积一掺杂多晶矽层,然后再将此掺杂多晶矽本体制作用于工作元件之闸极电极的图案。10.如申请专利范围第9项之方法,其中该工作元件之形成步骤包含:形成其中之一工作元件,当毗邻该沟渠之第一侧壁部分的埋入通道元件。11.如申请专利范围第10项之方法,其中形成该埋入通道MOSFET之步骤包含:形成此种MOSFET当作p-MOSFET元件。12.一种半导体结构,包含:一矽本体;一位在该矽本体中之沟渠,此沟渠具有侧壁部分;一位在第二侧壁部分之上的障壁材料,以提供一对齐沟渠侧壁之障壁材料,至于第一侧壁部分,则并未用该障壁材料涂着;一位在该沟渠中之介电质材料,此介电质材料的某一部分会与涂着在该第二侧壁部分之障壁材料接触,而介电质材料的另外部分则会与该沟渠的第一侧壁部分接触;一对形成在该矽本体中之工作元件,该工作元件系利用沟渠中的该介电质材料电性绝缘。13.如申请专利范围第12项之结构,其中该工作元件的其中之一为p-MOSFET,而另一工作元件则为n-MOFSE。14.如申请专利范围第12项之结构,其中该元件的其中之一为埋入通道元件。15.如申请专利范围第14项之结构,其中该掺杂多晶矽层系位在矽本体的表面部分之上,但是由该介电质材料分隔,以制作成用于该工作元件之闸极电极。16.如申请专利范围第15项之结构,其中为工作元件其中之一的埋入通道元件,毗邻该沟渠的第一侧壁部分。17.如申请专利范围第12项之结构,其中该障壁材料为氮化矽。18.如申请专利范围第17项之结构,其中工作元件的其中之一为p-MOSEFT,而另一工作元件则为n-MOSFET。19.如申请专利范围第18项之结构,其中之一p-MOSFET元件为埋入通道元件。20.如申请专利范围第14项之结构,其中该掺杂多晶矽层系位在该矽本体的表面部分之之上,但是由该介电质材料分隔,以制作成用于工作元件之闸极电极。21.如申请专利范围第20项之结构,其中为该工作元件其中之一的埋入通道元件,毗邻该沟渠的第一侧壁部分。22.如申请专利范围第21项之结构,其中该埋入通道元件为p-MOSFET。图式简单说明:第一图A-第一图I为根据本发明之电性绝缘MOSFET,其在制造时之各阶段横截面图;第二图为示于第一图I之一MOSFET的平面图,在第一图I中,此MOSFET之横截面被取为第二图之线1I-1I;及第三图为示于第二图之MOSFET的横截面图,其取第二图沿线3-3之区域。 |
