发明名称 |
减少动态随机存取记忆体在待机时电力之消耗的方法 |
摘要 |
在待机模式之期间减少DRAM中电流之消耗系藉关闭连接于例如,n-阱之电源来达成。 |
申请公布号 |
TW418395 |
申请公布日期 |
2001.01.11 |
申请号 |
TW087117959 |
申请日期 |
1998.10.29 |
申请人 |
西门斯股份有限公司;国际商业机器股份有限公司 美国 |
发明人 |
汉勒哈尼斯乔德;理查L.克雷汉;杰克A.曼得门 |
分类号 |
G11C11/407;G11C5/14 |
主分类号 |
G11C11/407 |
代理机构 |
|
代理人 |
何金涂 台北巿大安区敦化南路二段七十七号八楼;李明宜 台北巿大安区敦化南路二段七十七号八楼 |
主权项 |
1.一种用以减少动态随机存取记忆体(DRAM)中之待 机电流的方法,包含: 确定是否该DRAM系于操作之待机或正常模式中: 若该DRAM系于待机模式中,则关闭一到该DRAM中之一 阵列之第一电源;以及 若该DRAM系于正常模式中,则维持该第一电源至该 阵列。图式简单说明: 第一图显示一习知之沟渠式DRAM单元; 第二图显示在待机模式期间之漏电机构; 第三图显示根据本发明一实施例之操作的待机模 式; 第四图显示一用以确定待机模式之监看电路;以及 第五图显示一用以控制至阵列之电压的调整电路 。 |
地址 |
德国 |