快闪存储器

摘要

一种快闪存储器,可内部自动校正错误,与现有产品具有互换性。它包括:存储器段;指令接口3,接受外部指令产生控制信号;电路7,由写入指令信号激活,产生控制信号;错误校正电路11,由写入数据输入指令信号激活,与外部输入的第一信号同步,接受外部输入的写入数据,由写入指令激活,与控制信号同步,产生检查数据;电路17,相对各个存储器单元设置,将写入数据或检查数据取入暂存;写入电路13－15,由写入指令激活,将存储的写入数据和检查数据写入存储器段。

主权项

权利要求书1．一种快闪存储器，其特征在于包括：存储器段，由多个快闪存储器单元构成；指令接口，接受来自外部的写入数据输入指令，产生写入数据输入指令信号，接受来自外部的写入指令，产生写入指令信号；第一信号缓冲器，接收从外部输入的第一信号；控制信号发生电路，由所述写入指令信号激活，产生控制信号；数据输入缓冲器，由所述写入数据输入指令信号激活，与所述第一信号同步，接收从外部输入的写入数据；错误校正电路，由所述写入数据输入指令信号激活，与所述第一信号同步，接受所述写入数据，由所述写入指令激活，与所述控制信号同步，产生校正错误的检查数据；地址缓冲器，接受从外部输入的地址数据；地址信号发生电路，由所述写入数据输入指令信号激活，与所述第一信号同步，根据所述地址数据按预定的顺序产生地址信号，由所述写入指令信号激活，与所述控制信号同步，按预定的顺序产生地址信号；多个数据存储电路，各数据存储电路相对于各个存储器单元来设置，各数据存储电路接受分配的地址信号，取入并暂时存储所述写入数据或检查数据；和由所述写入指令激活，将暂时存储在所述多个数据存储电路中的写入数据和检查数据写入所述存储器段中的装置。