具有可抑制电路规模增大的测试电路的半导体装置和半导体装置的试验装置

摘要

在根据内部地址信号向存储单元阵列写入数据之后,在读出工作中,将从各存储单元读出的数据与期待值数据进行比较。当设置2行备用行、2列备用列时,对于按顺序置换存储单元行和存储单元列的6个顺序分别设置置换判定部。只有当发现了其地址与已存储的不良存储单元的行或列地址中至少一方不同的不良存储单元时,才对与各置换判定部对应地设置的4组存储单元列写入不良地址。

主权项

1、一种半导体装置，其特征在于，包括：将用来分别保持存储数据的多个存储单元配置成行列状的存储单元阵列，上述存储单元包括包含多个正规存储单元的正规存储单元阵列和包含多个备用存储单元的备用存储单元阵列；用来根据地址信号选择上述存储单元的存储单元选择电路；用来在与被选择的上述存储单元之间授受上述存储数据的数据传送电路；和检测上述正规存储单元中的不良存储单元、决定用哪个上述备用存储单元去置换的测试电路，上述测试电路包括信号生成电路、比较电路、地址存储电路和判定电路。上述信号生成电路生成用来依次选择上述存储单元的上述地址信号，并生成在测试写入工作中写入已选出的上述存储单元的测试数据和在测试读出工作中应从上述存储单元读出的期待值数据，上述比较电路在上述测试读出工作中将从上述已选择的存储单元来的存储数据与上述期待值数据进行比较，上述地址存储电路用来根据上述比较电路的比较结果存储与不良存储单元对应的不良地址，上述判定电路根据保持在地址存储电路中的上述不良地址，判定用哪一个上述备用存储单元去置换，上述地址存储电路在依次检测出的不良地址中有选择地存储与已经存储的不良地址不同的不良地址。