| 主权项 |
1.一种形成导线之方法,该方法系用于形成导线,以减少导线之间的电容値,该方法至少包含:形成第一介电层于晶圆上,该晶圆至少包含绝缘层及形成于绝缘层中的第一导线图案及第二导线图案;形成蚀刻停止层于该第一介电层上;将该蚀刻停止层图样化(pattern),以形成第一蚀刻停止层图案以及第二蚀刻停止层图案,部分的该第一蚀刻停止层图案以及该第二蚀刻停止层图案隔着该第一介电层而位于该第一导线图案及该第二导线图案正上方;形成第二介电层于该第一介电层上,并覆盖住该第一蚀刻停止层图案以及该第二蚀刻停止层图案,该蚀刻停止层之介电常数大于该第一介电层以及该第二介电层之介电常数;蚀刻该第二介电层、该第一蚀刻停止层图案、该第二蚀刻停止层图案以及该第一介电层,以形成第一介层窗以及第二介层窗,该第一介层窗裸露部分的该第一导线图案,并且该第二介层窗裸露部分的该第二导线图案;将该第二介电层图样化,以形成第二介电层图案,并且未被该第二介电层图案所遮蔽者至少包含部分的该第一介电层、部分的该第一蚀刻停止层图案、部分的该第二蚀刻停止层图案、该第一介层窗以及该第二介层窗;以及形成导电物质于整个晶圆上,以于晶圆上未被该第二介电层图案覆盖的部分晶圆上形成第三导线图案以及第四导线图案,其中该第三导线图案形成于该第一介电窗中、该第一蚀刻停止层图案上以及部分的该第一介电层上,该第四导线图案形成于该第二介层窗中、该第二蚀刻停止层图案上以及部分的该第一介电层上,该第三导线图案以及该第四导线图案分别被电性偶合至该第一导线图案以及该第二导线图案,并且只有部分的该第三导线图案以及部分的该第四导线图案之间,有部分的第一蚀刻停止层图案以及部分的该第二蚀刻停止层图案,以降低该第三导线图案所形成的导线,与该第四导线图案之间所形成的导线之间的电容。2.如申请专利范围第1项之方法更包含移除部分的该第三导线图案以及部分的该第四导线图案,直至裸露出该第二介电层图案为止。3.如申请专利范围第1项之方法,其中移除耶分的该第三导线图案以及部分的该第四导线图案之方法可以为下列其中之一:化学机械研磨法(Chemical Mechanical Polishing:CMP)以及回蚀刻。4.如申请专利范围第1项之方法为双嵌入(dual-damascene)制程。5.如申请专利范围第1项之方法,其中上述之第一导线图案及该第二导线图案之构成物质至少包含铜。6.如申请专利范围第1项之方法,其中上述之蚀刻停止层为氮化矽。7.如申请专利范围第1项之方法,其中上述之第二介电层为氧化矽。8.一种使用双嵌入制程,以形成导线之方法,该方法系用于形成导线,以减少导线之间的电容値,该方法至少包含:形成第一介电层于晶圆上,该晶圆至少包含绝缘层及形成于绝缘层中的第一导线图案及第二导线图案;形成蚀刻停止层于该第一介电层上;将该蚀刻停止层图样化(pattern),以形成第一蚀刻停止层图案以及第二蚀刻停止层图案,部分的该第一蚀刻停止层图案以及该第二蚀刻停止层图案隔着该第一介电层而位于该第一导线图案及该第二导线图案正上方;形成第二介电层于该第一介电层上,并覆盖住该第一蚀刻停止层图案以及该第二蚀刻停止层图案,该蚀刻停止层之介电常数大于该第一介电层以及该第二介电层之介电常数;蚀刻该第二介电层、该第一蚀刻停止层图案、该第二蚀刻停止层图案以及该第一介电层,以形成第一介层窗以及第二介层窗,该第一介层窗裸露部分的该第一导线图案,并且该第二介层窗裸露部分的该第二导线图案;将该第二介电层图样化,以形成第二介电层图案,并且未被该第二介电层图案所遮蔽者至少包含部分的该第一介电层、部分的该第一蚀刻停止层图案、部分的该第二蚀刻停止层图案、该第一介层窗以及该第二介层窗;以及形成导电物质于整个晶圆上,以于晶圆上未被该第二介电层图案覆盖的部分晶圆上形成导电体;对该导电体进行化学机械研磨,直到裸露出部分的该第二介电层图案,并形成第三导线图案以及第四导线图案,其中该第三导线图案形成于该第一介层窗中、该第一蚀刻停止层图案上以及部分的该第一介电层上,该第四导线图案形成于该第二介层窗中、该第二蚀刻停止层图案上以及部分的该第一介电层上,并且该第三导线图案以及该第四导线图案分别被电性偶合至该第一导线图案以及该第二导线图案,并且只有部分的该第三导线图案以及部分的该第四导线图案之间,有部分的第一蚀刻停止层图案以及部分的该第二蚀刻停止层图案,以降低该第三导线图案所形成的导线,与该第四导线图案之间所形成的导线之间的电容。9.如申请专利范围第8项之方法,其中上述之第一导线图案及该第二导线图案之构成物质至少包含铜。10.如申请专利范围第8项之方法,其中上述之蚀刻停止层为氮化矽。11.如申请专利范围第8项之方法,其中上述之第二介电层为氧化矽。图式简单说明:第一图A显示的是传统双嵌入制程(dual-damascene)中,形成介层窗(via)及沟渠之后的剖面图;第一图B显示的是传统双嵌入制程中,在介层窗及沟渠内填入导电物质之后的剖面图;第一图C显示的是传统双嵌入制程中,对于所形成的导电物质回蚀刻之后,形成接触窗及沟渠之后的剖面图;第二图显示的是传统双嵌入制程中,穿过蚀刻停止层而造成两条同一层的导线之间的电容效应之电场分布示意图;第三图显示的是上述图式(剖面图)之俯视图,用以说明传统双嵌入制程中,上层导线下方之蚀刻停止层及导线之相关位置;第四图A为依据本发明的较佳实施例中,形成蚀刻停止层,并加以图样化之后的剖面图;第四图B说明依据本发明的较佳实施例中,形成蚀刻停止层,并加以图样化之后,蚀刻停止层及其下方导线之相对位置图;第五图A为依据本发明的较佳实施例中,形成介层窗以裸露部分的下方导线之后的剖面图;第五图B说明依据本发明的较佳实施例中,形成介层窗之后,介层窗、蚀刻停止层以及其下方导线之相对位置图;第六图为依据本发明的较佳实施例中,形成光阻图案于第二介电层上之后的剖面图;第七图为依据本发明的较佳实施例中,以光阻图案为遮罩对第二介电层蚀刻之后的剖面图;第八图A为依据本发明的较佳实施例中,形成介层窗插塞并形成导线之后的剖面图;以及第八图B说明依据本发明的较佳实施例中,形成介层窗插塞并形成导线之后,各层导线及蚀刻停止层图案之间的相对位置图。 |
