| 主权项 |
1.一种半导体晶片封装构造,其包含:一导线架,具有一上表面以及一下表面,该导线架包含复数条导线以及一窗形垫,该复数条导线之内端定义一中央区域,该窗形垫系位于该中央区域并且具有一开口;一半导体晶片,设于该窗形垫之开口,该半导体晶片具有复数个晶片焊垫设于其正面;复数条连接线,其分别连接该复数条导线之内端以及该半导体晶片之复数个晶片焊垫;及一封胶体,包覆该导线架、半导体晶片以及复数条连接线,其中该导线架之下表面以及该半导体晶片之背面系裸露于该封胶体。2.依申请专利范围第1项之半导体晶片封装构造,其中该复数条导线之部分系延伸于该封胶体外。3.依申请专利范围第1项之半导体晶片封装构造,其中该导线架包含数个连接条用以连接该窗形垫。4.依申请专利范围第3项之半导体晶片封装构造,其中该数个连接条之下表面系裸露于该封胶体。5.依申请专利范围第1项之半导体晶片封装构造,其中在该复数条导线内端用以电性连接至半导体晶片的区域系镀有一层金属,其中该金属系为由金和银所组成之族群中选出者。6.依申请专利范围第1项之半导体晶片封装构造,其中该窗形垫上表面之预先设定区域系镀有一层金属并且电性连接至该半导体晶片。7.依申请专利范围第6项之半导体晶片封装构造,其中该金属系为由金和银所组成之族群中选出者。8.依申请专利范围第1项之半导体晶片封装构造,其中该导线架之表面至少有部分区域设有一氧化铜(cupricoxide)覆盖层。9.依申请专利范围第8项之半导体晶片封装构造,其中该氧化铜覆盖层系利用阳极氧化法涂布。10.依申请专利范围第8项之半导体晶片封装构造,其中该氧化铜覆盖层系利用化学氧化法涂布。11.一种制造半导体晶片封装构造之方法,其包含下列步骤:提供一导线架,其包含复数条导线以及一窗形垫,该复数条导线之内端定义一中央区域,该窗形垫系位于该中央区域并且具有一开口;固定一胶带于该导线架之表面,使得该窗形垫之开口系完全为该胶带覆盖;固定一半导体晶片于该窗形垫开口内之胶带上,该半导体晶片具有复数个晶片焊垫;将复数条连接线分别连接该复数条导线之内端以及该半导体晶片之复数个晶片焊垫;将该导线架、半导体晶片以及复数条连接线包覆于一封胶体;及移除该胶带。12.依申请专利范围第11项之方法,其另包含将一氧化铜(cupric oxide)覆盖层设于该导线架表面之特定区域。13.依申请专利范围第12项之方法,其中该氧化铜覆盖层系利用阳极氧化法涂布。14.依申请专利范围第12项之方法,其中该氧化铜覆盖层系利用化学氧化法涂布。15.依申请专利范围第11项之方法,其中该胶带系利用一热固性胶层固定于该导线架之表面。16.依申请专利范围第11项之方法,其中该半导体晶片系利用一热固性胶层固定于该窗形垫开口内之胶带上。17.依申请专利范围第11项之方法,其中该胶带系具有至少一槽缝。图式简单说明:第一图:习用半导体晶片封装构造之剖面图;第二图:本发明第一较佳实施例之剖面图;第三图:本发明第一较佳实施例之下视图;第四图:根据本发明第一较佳实施例之一导线架之上视图;第五图:沿第四图5-5线之剖面图;。第六图至第十图:其揭示一种制造根据本发明之半导体晶片封装构造之方法;第十一图:根据本发明第一较佳实施例之一导线架安装于一胶带上之上视图;及第十二图:本发明第二较佳实施例之剖面图。 |
