| 主权项 |
1.一种杂质掺杂方法,用以在一半导体基板中形成不同导电型态的接触掺杂区域,作为与内线导电层之间的连系,该方法至少包含:实施第一次离子植入法,植入第一导电型杂质于该半导体基板中,以形成一第一数目的第一导电型接触掺杂区域于其中;形成一离子植入罩幕于该半导体基板之上,以暴露出一第二数目的该第一导电型接触掺杂区域;实施第二次离子植入法,植入第二导电型杂质于该半导体基板中、该第二数目的该第一导电型接触掺杂区域内,以将该第二数目的该第一导电型接触掺杂区域,转变成第二导电型的接触掺杂区域;并去除该离子植入罩幕。2.如申请专利范围第1项之杂质掺杂方法,其中上述之第一导电型杂质为P型杂质。3.如申请专利范围第2项之杂质掺杂方法,其中上述之P型杂质选自硼离子(B+)及二氟化硼离子(BF2+)所组成的族群。4.如申请专利范围第2项之杂质掺杂方法,其中上述之第二导电型杂质为N型杂质。5.如申请专利范围第4项之杂质掺杂方法,其中上述之N型杂质选自磷(P)离子、砷(As)离子以及锑(Sb)离子所组成的族群。6.如申请专利范围第1项之杂质掺杂方法,其中上述之第一导电型杂质为N型杂质。7.如申请专利范围第6项之杂质掺杂方法,其中上述之N型杂质选自磷(P)离子、砷(As)离子以及锑(Sb)离子所组成的族群。8.如申请专利范围第6项之杂质掺杂方法,其中上述之第二导电型杂质为P型杂质。9.如申请专利范围第8项之杂质掺杂方法,其中上述之P型杂质选自硼离子(B+)及二氟化硼离子(BF2+)所组成的族群。10.如申请专利范围第1项之杂质掺杂方法,其中上述之第二次离子植入法所采用的掺质剂量,其中一部分足以将该第一导电型杂质予以中和,其余部份则足以提供该第二导电型接触掺杂区域所需要的导电性。11.如申请专利范围第11项之杂质掺杂方法,其中上述之第二次离子植入法所采用的掺质剂量为该第一次离子植入法所采用的掺质剂量的两倍。12.如申请专利范围第11项之杂质掺杂方法,其中上述之第二次离子植入法所采用的掺质剂量约为21015atoms/cm2,而该第一次离子植入法所采用的掺质剂量别约为11015satoms/cm2。13.一种杂质掺杂方法,用以在一半导体基板中形成不同导电型态的接触掺杂区域,作为与内线导电层之间的连系,该方法至少包含:实施第一次离子植入法,植入P型杂质于该半导体基板中,以形成一第一数目的P型接触掺杂区域于其中;形成一离子植入罩幕于该半导体基板之上,以暴露出一第二数目的该P型接触掺杂区域;实施第二次离子植入法,植入N型杂质于该半导体基板中、该第二数目的该p型接触掺杂区域内,以将该第二数目的该p型接触掺杂区域,转变成N型的接触掺杂区域;并去除该离子植入罩幕。14.如申请专利范围第13项之杂质掺杂方法,其中上述之P型杂质选自硼离子(B+)及二氟化硼离子(BF2+)所组成的族群。15.如申请专利范围第11项之杂质掺杂方法,其中上述之N型杂质选自磷(P)离子、砷(As)离子以及锑(Sb)离子所组成的族群。16.如申请专利范围第15项之杂质掺杂方法,其中上述之第二次离子植入法所采用的N型掺质剂量,其中一部分足以将该P型杂质予以中和,其余部份则足以提供该N型接触掺杂区域所需要的导电性。17.如申请专利范围第16项之杂质掺杂方法,其中上述之第二次离子植入法所采用的N型掺质剂量,为该第一次离子植入法所采用的P型掺质剂量的两倍。18.如申请专利范围第17项之杂质掺杂方法,其中上述之第二次离子植入法所采用的N型掺质剂量约为21015atoms/cm2,而该第一次离子植入法所采用的P型掺质剂量则约为11015asatoms/cm2。19.一种杂质掺杂方法,用以在一半导体基板中形成不同导电型态的接触掺杂区域,作为与内线导电层之间的连系,该方法至少包含:实施第一次离子植入法,将剂量约为11015atoms/cm2的二氟化硼杂质离子(BF2+)植入该半导体基板中,以形成一第一数目的P型接触掺杂区域于其中;形成一离子植入罩幕于该半导体基板之上,以暴露出一第二数目的该P型接触掺杂区域;实施第二次离子植入法,将剂量约为11015atoms/cm2的砷(As)离子植入该半导体基板中、该第二数目的该P型接触掺杂区域内,以将该第二数目的该P型接触掺杂区域,转变成N型的接触掺杂区域;并去除该离子植入罩幕。图式简单说明:第一图为具有不同导电型态之掺杂区域的半导体晶圆剖面图;第二图A及第二图B为根据传统方法,于第一图中的基板上形成接触区离子植入罩幕图案的半导体晶圆剖面图;第三图为本发明接触区域制作方法的实施流程图;第四图为根据本发明实施一毯覆式离子植入制程的半导体晶圆剖面图;第五图为根据本发明形成离子植入罩幕并实施一第二型离子植入制程的半导体晶圆剖面图;以及第六图为根据本发明去除离子植入罩幕并形成一内连线导体层于基板上的半导体晶圆剖面图。 |
