| 主权项 |
1.一种可修正内建程式码之方法,为一种适用于更改微处理器内建程式码之方法,包括:一设置内含连续程式码之唯读记忆体的步骤;一设置小量随机读写记忆体之步骤;一直接透过程式计数器同时指向唯读记忆体以及随机读写记忆体相应位址资料之步骤;一针对唯读记忆体所欲修正之程式码的开始位址,使随机读写记忆体相应位址处填入一特殊指令之步骤;一为在随机读写记忆体中该对应于特殊指令所指定之位址处设置正确程式码之步骤;一依序同步读取唯读记忆体以及随机读写记忆体之资料,而在随机读写记忆体处测知及判别为特殊指令时,为依照特殊指令所指定之位址开始转而由随机读写记忆体送出程式码之步骤;及于随机读写记忆体之程式码结束后返回至唯读记忆体以继续送出后续程式码之步骤;据以形成一种可由设置之小量的随机读写记忆体修正唯读记忆体程式码内容者。2.如申请专利范围第1项所述之可修正内建程式码之方法,其中该特殊指令为包括一识别码以及一转向位址讯号者。3.如申请专利范围第1项所述之可修正内建程式码之方法,其中该随机读写记忆体为定址在相对于唯读记忆体之低位址区域者。4.如申请专利范围第1项所述之可修正内建程式码之方法,其中该判定为特殊指令时,更包括一更改程式计数器内容为指向随机读写记忆体修正程式码开始位址之步骤者。5.如申请专利范围第1项所述之可修正内建程式码之方法,其中该判定为特殊指令时,更包括一可将唯读记忆体输出讯号遮断,而切换至使得随机读写记忆体之程式码送出执行之步骤者。6.如申请专利范围第1或3项所述之可修正内建程式码之方法,其中该特殊指令为包括一识别码、一页面选择码以及一转向位址讯号者。7.如申请专利范围第6项所述之可修正内建程式码之方法,其中该页面选择码系设为唯读记忆体之待修正程式码开始位址之高位元段之内容者。8.如申请专利范围第2项所述之可修正内建程式码之方法,其中判定特殊指令之步骤中,为包括辨识该识别码为在一特定値之步骤者。9.如申请专利范围第6项所述之可修正内建程式码之方法,其中判定特殊指令之步骤中,为包括辨识该识别码以及确认页面选择码是否为相同于现在位址之高位元段之内容者。10.一种可修正内建程式码之微处理器,为改变程式记忆体之结构,为包括:一内含连续程式码之唯读记忆体(ROM);一小量而内含特殊指令及欲修正程式码之随机读写记忆体(RAM);一程式计数器,为同时连接至唯读记忆体以及随机读写记忆体之位址端;一特殊指令侦测电路,为连接于随机读写记忆体之资料输出端处,以在测知随机读写记忆体送出含有特殊指令时,改变程式计数器内容;一多工器,为连接于唯读记忆体以及随机读写记忆体之输出端上,而多工器之选择端为受控于程式计数器,可于特殊指令侦测电路确认有特殊指令时,令多工器由唯读记忆体处切换至随机读写记忆体处;据以形成一种可由设置之小量的随机读写记忆体修正唯读记忆体程式码内容之微处理器结构者。11.如申请专利范围第10项所述之可修正内建程式码之微处理器,其中该特殊指令为包括一识别码以及一转向位址讯号者。12.如申请专利范围第10项所述之可修正内建程式码之微处理器,其中该随机读写记忆体为定址在相对于唯读记忆体之低位址区域者。13.如申请专利范围第10项所述之可修正内建程式码之微处理器,其中随机读写记忆体的输出端更与程式计数器之计数値载入输入端连接,可在判定有特殊指令时,可更改程式计数器内容为指向该随机读写记忆体修正程式码开始之位址者。14.如申请事利范围第10项所述之可修正内建程式码之微处理器,其中该特殊指令为包括一识别码、一页面选择码以及一转向位址讯号者。15.如申请专利范围第10或14项所述之可修正内建程式码之微处理器,其中该特殊指令侦测电路更与程式计数器之高位址段连接,可供与特殊指令中所含的资料核对者。16.如申请专利范围第10项所述之可修正内建程式码之微处理器,其中该特殊指令侦测电路为以比较器构成者。图式简单说明:第一图:系习知内建程式记忆体之微处理器内部方块图。第二图:系本发明之微处理器内部方块图。第三图:系本发明之特殊指令之指令格式。第四图:系本发明之特殊指令之指令格式的实施例图。第五图:系本发明之特殊指令侦测电路的实施例电路图。第六图:系本发明之ROM与RAM之内容示意图。第七图:系对应于第六图实施例之微处理器各单元在不同周期之输出内容图表。第八图:系本发明RAM空间最佳化之流程图。 |
