| 主权项 |
1.一种包含MOS元件之半导体装置之制造方法,其特 征为:包含在半导体基板上形成闸绝缘膜之工程, 以及在源极形成领域及汲极形成领域将不纯物离 子植入之工程,而且,上述对源极形成领域及上述 汲极形成领域之离子植入系经过不同之离子植入 工程以进行之, 在对上述源极形成领域之离子植入及对上述汲极 形成领域之离子植入工程之其中至少一方,在为了 阻止不纯物之导入所使用之光阻层,于与上述闸电 极分离之位置形成到达上述闸绝缘膜之壁面,经由 该壁面,可以使电荷流经该基板侧。2.一种包含MOS 元件之半导体装置之制造方法,其特征为包含以下 之工程(a)至(h); (a)在半导体基板上形成闸绝缘膜之工程、 (b)在上述闸绝缘膜上形成闸电极之工程、 (c)形成将包含源极形成领域或汲极形成领域之第1 离子植入领域以外之领域遮蔽用之第1之光阻层之 工程,在上述第1之光阻层形成到达上述闸绝缘膜 之壁面之工程、 (d)在上述第1离子植入领域经由植入不纯物离子, 形成源极领域或汲极领域之工程、 (e)去除上述第1光阻层之工程、 (f)形成将包含汲极形成领域或源极形成领域之第2 次元离散余弦变换子植入领域以外之领域遮蔽用 之第2之光阻层之工程、 (g)在上述第2次元离散余弦变换子植入领域经由植 入不纯物离子,形成汲极领域或源极领域之工程、 以及 (h)去除上述第2光阻层之工程。3.如申请专利范围 第2项记载之包含MOS元件之半导体装置之制造方法 ,其中进一步附加在上述第2光阻层,形成到达上述 闸绝缘膜之壁面之工程。4.如申请专利范围第1项 至第3项之其中一项记载之包含MOS元件之半导体装 置之制造方法,其中上述光阻层于各单元单位或由 复数单元形成之块单位,成不连续状地形成着。5. 如申请专利范围第1项至第3项之其中一项记载之 包含MOS元件之半导体装置之制造方法,其中到达上 述闸绝缘膜之壁面系经由形成在上述光阻层之开 口部以构成。6.如申请专利范围第5项记载之包含 MOS元件之半导体装置之制造方法,其中上述开口部 系在上述光阻层成缝隙而连续地形成着。7.如申 请专利范围第5项记载之包含MOS元件之半导体装置 之制造方法,其中上述开口部系在上述光阻层部分 而且不连续地形成着。8.如申请专利范围第1项至 第3项之其中一项记载之包含MOS元件之半导体装置 之制造方法,其中上述闸绝缘膜之膜厚为5-15nm。9. 如申请专利范围第1项至第3项之其中一项记载之 包含MOS元件之半导体装置之制造方法,其中上述闸 电极具有单一之导电层。10.如申请专利范围第1项 至第3项之其中一项记载之包含MOS元件之半导体装 置之制造方法,其中上述闸电极具有复数之导电层 ,这些之导电层经由绝缘层而被电气地分离着。11. 如申请专利范围第10项记载之包含MOS元件之半导 体装置之制造方法,其中上述闸电极包含浮置闸及 控制闸。12.如申请专利范围第1项至第3项之其中 一项记载之包含MOS元件之半导体装置之制造方法, 其中具有由单一之导电层形成之第1闸电极,以及 包含浮置闸及控制闸之第2闸电极。13.一种经由申 请专利范围第1项至第3项记载之制造方法而被制 造之包含MOS元件之半导体装置,其特征为:包含半 导体基板、由形成在上述半导体基板之不纯物扩 散层形成之源极领域及汲极领域、形成在上述半 导体基板之表面之闸绝缘膜、及形成在上述闸绝 缘膜之表面之闸电极, 上述源极领域及上述汲极领域系经由不同离子植 入工程而形成之不纯物扩散层所形成,上述源极领 域及上述汲极领域之至少其中一方具有:占有该源 极领域或汲及领域之几乎全部之第1不纯物扩散层 ,及在与上述闸电极分离之位置部分存在之第2不 纯物扩散层。14.如申请专利范围第13项记载之包 含MOS元件之半导体装置,其中上述源极领域及上述 汲极领域任一个皆具有第1不纯物扩散层及第2不 纯物扩散层。图式简单说明: 第一图A,B为显示第1实施例之在源极形成领域离子 植入时之光阻层之构成之平面图及剖面图。 第二图A-E显示第1实施例之制造方法之主要工程图 。 第三图A,B为显示第2实施例之在源极形成领域离子 植入时之光阻层之构成之平面图及剖面图。 第四图A-E显示第2实施例之制造方法之主要工程图 。 第五图A,B为显示比较例之制造方法之在源极形成 领域离子植入时之光阻层之构成之平面图及剖面 图。 第六图A-C显示光阻层之形态之平面图。 第七图A,B为显示第3实施例之在源极形成领域离子 植入时之光阻层之构成之平面图及剖面图,第七图 C为第3实施例之快闪记忆体单元之剖面图。 第八图为显示第4实施例之快闪计亦体单元之等价 电路图。 第九图为第八图所示之快闪记忆体单元之剖面图 。 第十图为使用第八图及第九图所示之快闪记忆体 单元之阵列之概略图。 第十一图为第八图及第九图所示之快闪记忆体单 元之布置图。 第十二图A-G显示第八图及第九图所示之快闪记忆 体单元之制造工程图。 第十三图显示比较用之快闪记忆体单元之制造工 程之光阻层之平面图。 第十四四图为显示第八图及第九图所示之快闪记 忆体单元之实施例以及比较例所进行之各记忆体 单元之资料保持特性曲线图。 第十五图A,B为显示第5实施例之在源极形成领域离 子植入时之光阻层之构成之平面图及剖面图,第十 五图C为第5实施例之快闪记忆体单元之剖面图。 |
