| 主权项 |
1.一种半导体装置,包含:一凸块基板,该凸块基板内有彼此相对之一第一和一第二表面,至少一沟槽形成于该第一表面;一半导体晶粒固定于该凸块基板之该第二表面;一黏接剂,连接该半导体晶粒和该凸块基板;以及复数个凸块,形成于该凸块基板之该第一表面。2.依申请专利范围第1项之半导体装置,其中:该凸块基板被该沟槽定义为复数个区域。3.依申请专利范围第1项之半导体装置,其中:该凸块基板内有一配线电路连接该半导体晶粒之电极该凸块,该沟槽系形成于未重叠该配线电路的位置。4.依申请专利范围第1项之半导体装置,其中:该沟槽系完全透过该凸块基板而形成。5.依申请专利范围第1项之半导体装置,其中:该沟槽系完全透过该凸块基板而形成,且到达该黏接剂的在深度方向的中间位置。6.依申请专利范围第1项之半导体装置,其中:该沟槽系完全透过该凸块基板和该黏接剂而形成。7.依申请专利范围第1项之半导体装置,更包含:一连接元件,连接该半导体晶粒之电极和该凸块基板,该连接元件配置在该黏接剂中。8.一种半导体装置,包含:一凸块基板,该凸块基板内有彼此相对之一第一和一第二表面,而复数个孔洞形成于该第一表面上;一半导体晶粒,固定于该凸块基板之该第二表面;一黏接剂,结合该半导体晶粒和凸块基板;以及复数个凸块,形成于该凸块基板之该第一表面。9.依申请专利范围第8项之半导体装置,其中:该凸块基板内有一配线电路连接该半导体晶粒之电极和该凸块,该沟槽系形成于未重叠该配线电路的位置。10.依申请专利范围第8项之半导体装置,其中:该沟槽系完全透过该凸块基板而形成。11.依申请专利范围第8项之半导体装置,其中:该沟槽系完全透过该凸块基板而形成,且到达该黏接剂的在深度方向的中间位置。12.依申请专利范围第8项之半导体装置,其中:该沟槽系完全透过该凸块基板和该黏接剂而形成。13.依申请专利范围第8项之半导体装置,更包含:一连接元件,连接该半导体晶粒之电极和该凸块基板,该连接元件配置在该黏接剂中。14.一种半导体装置的制程方法,包含:在一半导体晶粒之电极上形成一第一凸块;将黏接剂镀覆在凸块基板之第一表面,该凸块基板具有:一第一电极,配置在该第一表面上,且待连接到该第一凸块;及一第二电极,配置在与该第一表面反面之第二表面;在该凸块基板内形成一沟槽;在将该第一电极和该第一凸块结合同时,将该半导体晶粒和该凸块基板利用该黏接剂彼此结合在一起;以及形成一第二凸块在该第二电极上。15.依申请专利范围第14项之制程方法,更包含:移除该凸块基板边缘不必要的部分。16.依申请专利范围第14项之制程方法,其中:形成该沟槽的步骤包含冲压该凸块基板之一预定区域。17.依申请专利范围第14项之制程方法,其中:形成该沟槽的步骤包含切割该凸块基板之一预定区域。18.依申请专利范围第14项之制程方法,更包含:在该凸块基板中形成该沟槽的步骤后,在该黏接剂中形成一沟槽。图式简单说明:第一图A系习用半导体装置平面示意图,第一图B系第一图A中F-F线的剖面图;第二图系揭露在日本专利公开公报-平成8-55875号之习用半导体平面示意图;第三图系第二图之半导体装置半导体晶粒和封装基板的固定结构平面示意图;第四图A系本发明第一实施例半导体装置平面示意图,第四图B系第四图A中A-A线的剖面图;第五图系本发明实施例之半导体装置制程剖面图;第六图A系第五图之后的制程步骤平面图,第六图B系第六图A中B-B线的剖面图;第七图系第六图A和第六图B之后的制程步骤剖面图;第八图系第七图之后的制程步骤剖面图;第九图系第八图之后的制程步骤剖面图;第十图系温度和时间以及压力和时间的关系图;第十一图A系本发明第二实施例半导体装置平面示意图,第十一图B系第十一图A中C-C线的剖面图;第十二图A系本发明第三实施例半导体装置平面示意图,第十二图B系第十二图A中D-D线的剖面图;以及第十三图A系本发明第四实施例半导体装置平面示意图,第十三图B系第十三图A中E-E线的剖面图。 |
