| 主权项 |
1.一种在功率电晶体中制造基极及源极接触渠的方法,包括:提供一功率电晶体,形成于一半导体基底上,该功率电晶体具有一定义于该半导体基底表面之闸极,一掺植于该闸极两侧之基极区,一掺植于该基极区表面之源极区,及一形成于该半导体基底背面的汲极;在该闸极周围形成一间隙壁;以间隙壁为罩幕,蚀刻该源极区至形成一接触渠,露出该基极区表面;在该接触渠底部掺植一通道阻绝层;以及蚀刻该间隙壁至露出该源极表面,藉以得到该基极区及该源极区之接触渠。2.如申请专利范围第1项所述在功率电晶体中制造基极及源极接触渠的方法,其中,该功率电晶体系一DMOS电晶体。3.如申请专利范围第1项所述在功率电晶体中制造基极及源极接触渠的方法,其中,该功率电晶体系一UMOS电晶体。4.如申请专利范围第1项所述在功率电晶体中制造基极及源极接触渠的方法,其中,该功率电晶体系一VMOS电晶体。5.如申请专利范围第1项所述在功率电晶体中制造基极及源极接触渠的方法,其中,该接触渠是以该间隙壁为罩幕,利用反应离子蚀刻法(RIE)蚀刻该源极区至露出该基极区表面以形成。6.如申请专利范围第1项所述在功率电晶体中制造基极及源极接触渠的方法,其中,该源极区表面是乾式蚀刻该间隙壁以裸露出来。7.如申请专利范围第6项所述在功率电晶体中制造基极及源极接触渠的方法,其中,该乾式蚀刻步骤是以CHF3与CF4之混合气体进行蚀刻。8.如申请专利范围第1项所述在功率电晶体中制造基极及源极接触渠的方法,其中,该源极区表面是湿式蚀刻该间隙壁以裸露出来。9.如申请专利范围第8项所述在功率电晶体中制造基极及源极接触渠的方法,其中,该湿式蚀刻步骤是以50(NH4F):1(HF)的蚀刻溶液进行反应。10.如申请专利范围第8项所述在功率电晶体中制造基极及源极接触渠的方法,其中,该湿式蚀刻步骤可控制蚀刻时间及蚀刻反应物以调整该源极区的裸露面积。11.如申请专利范围第1项所述在功率电晶体中制造基极及源极接触渠的方法,其中,该间隙壁系二氧化矽间隙壁。图式简单说明:第一图为习知VDMOS电晶体的剖面示意图;第二图A-第二图F为习知VDMOS电晶体的制造流程图;第三图A-第三图E为本发明VDMOS电晶体的制造流程图;第四图为利用本发明方法所得到UMOS电晶体的剖面示意图;以及第五图为利用本发明方法所得到VMOS电晶体的剖面示意图。 |
