| 主权项 |
1.一种埋入式接触窗的制造方法,包括下列步骤:提供一基底,该基底的表面上已形成一氧化层与一第一导体层,且该第一导体层、该氧化层与该基底之中已形成一隔离区;在该基底上形成一第一罩幕层,该第一罩幕层具有一开口,裸露出部分该隔离区与部分该第一导体层;去除该开口所裸露的部分该隔离区,以形成一凹槽;以该第一罩幕层为植入罩幕,进行离子植入制程,以在该基底中形成一埋窗;去除该第一罩幕层;于该基底上形成一第二导体层,以填满该凹槽;以及将该第二导体层与该第一导体层图案化,以形成一局部内连线与一闸极导体层,其中该局部内连线系与该埋窗电性耦接。2.如申请专利范围第1项所述之埋入式接触窗的制造方法,其中,将该第二导体层与该第一导体层图案化,以形成该局部内连线与该闸极导体层的步骤包括:于该基底上形成一第二罩幕层,该第二罩幕层覆盖系至少覆盖部分该埋窗以及一预定形成一闸极之区域;去除未被该第二罩幕层所覆盖之该第二导体层与该第一导体层,以形成该局部内连线与该闸极导体层;以及去除该第二罩幕层。3.如申请专利范围第1项所述之埋入式接触窗的制造方法,其中该第一导体层之材质包括掺杂复晶矽层。4.如申请专利范围第1项所述之埋入式接触窗的制造方法,其中与该第二导体层之材质包括矽化金属层。5.如申请专利范围第1项所述之埋入式接触窗的制造方法,其中与该第二导体层之材质包括掺杂复晶矽层。6.如申请专利范围第5项所述之埋入式接触窗的制造方法,更包括一热制程使该第二导体层之掺杂趋入于该基底中,以形成一掺杂区。7.如申请专利范围第1项所述之埋入式接触窗的制造方法,更包括下列步骤:于该闸极导体层两侧的该基底中分别形成一轻掺杂源极/汲极区,该轻掺杂源极/汲极区之一与该埋窗相连接;于该闸极的侧壁形成一间隙壁;以及以该间隙壁、该闸极导体层、该局部内连线为罩幕,在该基底中形成一重掺杂源极/汲极区。8.一种半导体元件的制造方法,包括下列步骤:提供一基底,在该基底的表面上形成一氧化层、一第一导体层与一第一罩幕层;将该氧化层、该第一导体层与该第一罩幕层图案化,并在该基底中形成一沟渠;于该沟渠中形成一隔离区;去除该第一罩幕层;在该基底上形成一第二罩幕层,该第二罩幕层具有一开口,裸露出部分该隔离区与部分该第一导体层;去除该开口所裸露的部分该隔离区,以形成一凹槽;以该第一罩幕层为植入罩幕,进行离子植入制程,以在该基底中形成一埋窗;去除该第二罩幕层;于该基底上形成一第二导体层,以填满该凹槽;于该基底上形成一第三罩幕层,该第三罩幕层系至少覆盖部分该埋窗以及一预定形成一闸极之区域;去除末被该第三罩幕层所覆盖之该第二导体层与该第一导体层,以形成一局部内连线与一闸极导体层,其中该局部内连线与该埋窗电性连接;去除该第三罩幕层;以及于该闸极导体层两侧的该基底中分别形成一源极/汲极区,其中该闸极导体层一份的该源极/汲极区与该埋窗相连接。9.申请专利范围第8项所述之半导体元件的制造方法,其中该第一导体层之材质包括掺杂复晶矽层。10.申请专利范围第8项所述之半导体元件的制造方法,其中该第二导体层之材质包括矽化金属层。11.申请专利范围第8项所述之半导体元件的制造方法,其中该第二导体层之材质包括掺杂复晶矽层。12.如申请专利范围第11项所述之半导体元件的制造方法,更包括一热制程使该第二导体层之掺杂趋入于该基底中,以形成一掺杂区。13.如申请专利范围第8项所述之半导体元件的制造方法,其中于该闸极导体层两侧的该基底中分别形成该源极/汲极区的步骤包括:于该闸极导体层两侧的该基底中分别形成一轻掺杂源极/汲极区,该轻掺杂源极/汲极区之一与该埋窗相连接;于该闸极的侧壁形成一间隙壁;以及以该间隙壁、该闸极导体层、该局部内连线为罩幕,在该基底中形成一重掺杂源极/汲极区。14.如申请专利范围第8项所述之半导体元件的制造方法,其中该第一罩幕层之材质包括氮化矽。15.如申请专利范围第8项所述之半导体元件的制造方法,其中于该沟渠中形成该隔离区的步骤包括:在该基底上形成一绝缘层;以及以该第一罩幕层为研磨终点,利用化学机械研磨法,去除部分该绝缘层以形成该隔离区。图式简单说明:第一图A至第一图D是绘示习知一种埋入式接触窗之半导体元件的制造流程剖面图;第二图A至第二图B系绘示第一图A中在形成闸极导体层与局部内连线的过程中,发生正向对准误差时,其半导体元件的制造流程剖面图;第三图A至第三图B系绘示第一图A中在形成闸极导体层与局部内连线的过程中,发生负向对准误差时,其半导体元件的制造流程剖面图;以及第四图A至第四图I绘示本发明之实施例,一种埋入式接触窗之半导体元件之制造方法的流程剖面图。 |
